Анализатор качества канала Советский патент 1988 года по МПК H04B3/46 

Изобретение относится к радиотех- нике, может быть использовано в системах передачи данных и является усо- |вершенствованием изобретения по авт.св. 1128400.

Цель изобретения - повышение достоверности контроля канала связи,

На чертеже представлена электрическая структурная схема анализатора |Q качества канала.

: Анализатор качества канала содер- |жит интегратор 1, компаратор 2, хро- |низатор 3 первый элемент И 4, вто- |рой элемент И 5, третий элемент И 6, jj |реверсивный регистр 7, двигающий (регистр 8 сдвига, первьй инвертор 9, второй инвертор 10, третий инвертор |11, первый счетчик 12, второй счет- Ник 13, первый блок 14 сравнения, 20 торой блок 15 сравнения, элемент ИЛИ 6, -четвертый инвертор 17 „ : Устройство работает следующим об- jpasoM.

: При включении питания на выходе 25 Хронизатора 3 появляется сигнал, ко ТЬрый устанавливает в исходное состоя- Иие реверсивный сдвигающий регистр 7 bi регистр 8 сдвига, т,е„ обнуляет и-х. Далее на вход интегратора 1 поступа- 0 Ьт смесь бинарного сигнала с шумом, месь после интегрирования поступает Иа компаратор 2, который опрашивается С хронизатора Зо Если во время опроса уровень сигнала на выходе интеграто- Jja превышает порог, то компаратор- 2 вырабатьшает импульс, который поступает на вход записи регистра В сдвига Под действием импульса с хронизатора 3 в регистре 8 сдвига происхо- Q дит сдвиг всей информации. Кроме того, информация поступает на первые входы первого и второго элементов И 4 и 5. Так как при первык N тактирующих сигналах с хронизатора 3 на выходе регистра 8 сдвига будут нули, то работает только первый -элемент И 4, и после юс окончания в регистре 8 сдвига будет записана полностью первая

35

45

К разрядная комбинация, в реверс гвном сдвигающем регистре 7 и первом счетчике 12 - число единиц, содержащееся в этой .комбинации. Пусть в сдвигающе - N-разрядном регистре 8 сдвига нахо- дитая произвольная комбинация из К единиц и -(N-K) нулей. Этой комбинации регистра 8 сдвига в реверсивном сдвигакяцем регистре 7 (тоже N-раз- рядном) будет соответствовать комби

Q

j 0

5 0 Q

5

5

0

5

нация из К единиц в младших разрядах. Пусть в N-M разряде регистра 8 сдвига находится нуль, а на его вход поступает единица. Поскольку входная единица поступает на первый вход, а нуль из N-ro разряда регистра 8 сдвига через первый инве.ртор 9 на второй вход первого элемента И 4, то на его выходе появится единица, записьгоаю- щаяся в младший разряд реверсивного сдвигающего регистра 7 и поступающая на вход первого счетчика 12, Если на вход регистра 8 сдвига поступает нуль, а в его N-M разряде единица, то на первый вход второго элемента И 5 поступает единица с второго инвертора 10, на вход которого был подан нуль, а на второй вход поступает единица с выхода регистра 8 сдвига, и на выходе второго элемента И 5 появится единица, залисывакщая в старший разряд О и поступающая на вход вторюго счетчика 13. Т.е„ если работает первый элемент И 4, то младшие разряды ре- « версивного сдвигающего регистра 7 заполняются единицами при сдвиге информации в нем вправо5 если работает второй элемент И 5 то информация в раверсивном сдвигающем регистре 7 сдвигаются влево, при этом старшие разряды реверсивного сдвигающего регистра 7 заполняются нулями. При других комбинациях на входе и выходе регистра 8 сдвига содержимое реверсивного сдвигаклцего регистра 7, первого и второго счетчиков 12 и 13 не

меняется.

Поскольку известно априорное распределение единиц в коде, не пораженном помехами, то если число единиц лежит в границах, введенньк на число единиц в блоке длины N, можно говорить об исправности каналов без учета забитий и замираний в канале. Одновременно анализируются замирания и забития. С выходов первого и второго элементов И 4 и 5 единицы под- считьюаются соответственно первым и вторым счетчиками 12 и 13 таким образом, что первый счетчик 12 подсчи- тьшает количество единиц с выхода первого элемента И 4, поступивших подряд друг за другом, если их количество превысит заданное первым блоком 14 сравнения число, то на выходе элемента ИЛИ 16 появится единица, поступающая через четвертый инвертор 11 на вход третьего элемента И 6,

нуль на входе которого будет свидетельствовать о забитиях, так как было принято подряд несколько единиц

При появлении единицы на выходе второго элемента И 5 первый счетчик

5сбрасьшается, первый блок -14 сравнения начинает вырабатывать единицу, а второй счетчик 13 аналогично первому счетчику 12 начинает подсчитывать количество единиц, постутшших подряд с выхода второго элемента И 5 Если их количество превысит заданное вторым блоком 15 сравнения число, то на выходе элемента ИЛИ 16 появится единица, поступающая через четвертый инвертор 17 на вход третьего элемента И 6, Нуль на входе которого будет свидетельствовать о замираниях, так как было принято подряд несколько нулей. В первом и втором блоках

14 и 15 сравнения, число с которым сравнивается, количество принятых подряд,единиц или нулей выбирается равным ширине диапазона между нижней и верхней границами реверсивного сдвигающего регистра 7 пропорционально весу нулей и единиц, где вес равен отношению количества единиц (нулей) и вблоке к длине блока N введенными на число единиц в блоке длины N. Т.е. если принято подряд количество единиц или нулей, превышающее длину фиксированного в реверсивном сдвигающем регистре 7 диапазона, то на входе третьего элемента И

6будет нуль, свидетельствующий о забитиях или замираниях в канале.

Таким образом, на выходе третьего элемента И 6 будет нуль, свидетельствующий о неисправном канале связи. Если на йходе третьего элемента И 6 будет единица, то исправному каналу будет соответствовать единица на выходе реверсивного сдвигающего регистра 7, Эта единица непосредственно поступает на вход третьего элемента. И 6. Нуль на выходе реверсивного регистра 7 преобразуется в единицу третьим инвертором 11 Поэтому на выходе третьего элемента И 6 в момент опроса с хронизатора 3 будет единица, свидетельствующая об исправном канале СВЯЗИо

Формула изобретения

Анализатор качества канала по аво ев. № 1128400, отличающий с я тем, что, с целью повьщю- ния достоверности контроля, введены последовательно соединенные первый счетчик, первый вход которюго соединен с выходом первого элемента И, первый блок сравнения, элемент ИЛИ и четвертый инвертор, последовательно саединенные второй счетчик, пер- вьй и второй входы которого соединены с выходами второго и первого элементов И соответственно, и второй блок сравнения, выход которого подключен к другому входу элемента ИЛИ, выход инвертора подключен к четвертому входу третьего элемента И, второй вход первого счетчика соединен с выходом второго элемента И.

Изобретение относится к радиотехнике и м.б. использовано в системах передачи данных. Цель изобретения - повышение достоверности контрокомпаратор 2, хронизатор 3, три элемента И 4-6, реверсивный сдвигающий регистр 7, регистр 8 сдвига, инверторы 9-11 о В анализатор введены счетчик- 12, 13, два блока сравнения ,14, 15, элемент ИЛИ 16, инвертор 17„ Если принято подряд количество единиц или нулей, превышанлдее длину фиксированного в регистре 7 диапазона, то на входе элемента И 6 будет нуль, сви- детельствуклций о забитиях или замираниях в канале, а на выходе элемента И 6 - нуль, свидетельствующий о неисправном канале связи. Если на выходе элемента И 6 в момент опроса с хронизатора 3 будет единица, это свидетельствует об исправном канале связи. 1 ил. I If. С