Анализатор качества канала Советский патент 1984 года по МПК H04B3/46 

Изобретение относится к радиотехнике и может быть использовано в сис темах передачи данных. Известно устройство для контроля качества канала связи, содержащее компаратор, интегратор, хронизатор, счетчик информационных символов и блоки сравнения tl3 Недостатком устройства является низкая оперативность, поскольку информация о качестве канала вырабатывается периодически через длительный интервал времени, определякмций досто верность контроля. Наиболее близким техническим реше нием к изобретению является анализатор чКачества канала, содержащий последовательно соединенные интегратор компаратор и регистр сдвига, а также хронизатор, первый и второй выходы которого подключены соответственно к тактовым входам компаратора и регист ра сдвига 2 . Однако в известном устройстве сни жается точность анализа при увеличе- НИИ скорости передачи, Цель изобретения - повышение точности анализа при увеличении скорости передачи. I Поставленная цель достигается тем что в анализатор качества канала, содержащий последовательно соединенные интегратор, компаратор и регистр сдвига, а также хронизатор, первый и второй выходы которого подключены со ответственно к тактовым входам компа ратора и регистра сдвига, введены первый, второй и третий элементы И, первый, второй и третий инверторы и реверсивный сдвигающий регистр, причём выход компаратора подключен к первому входу первого элемента И и чере второй инвертор к первому входу второго элемента И, выход регистра сдвига подключен к второму входу второго элемента И и через первый ин вертор к второму входу первого элемента И, выходы первого и второго элементов И подключены к входам реверсивного сдвигающего регистра, пер вый выход которого непосредственно, а второй через третий инвертор подключен соответственно к первому и : второму входам третьего элемента И, тактовый вхЬд которого соединен с третьим выходом хронизатора, причем четвертый выход хррнизатора-подключен к установочным входам регистра сдвига и реверсивного сдвигающего регистра. На чертеже представлена структурная электрическая схема предлагаемого устройства.. Анализатор качества канала содержит интегратор 1, компаратор 2, хронизатор 3, элементы И 4-6, реверсивный сдвигающий регистр 7, регистр 8 сдвига, инверторы 9-11. Устройство работает следукнцим образом. При включении питания на четвертом выходе хронизатора 3 появляется сигнал, который устанавливает в исходное состояние реверсивный сдвигакндий регистр 7 и регистр 8 сдвига, т.е. обнуляет их. Далее на вход интегратора 1 поступает смесь бинарного сигнала с щумом. Смесь-после интегрирования поступает на компаратор 2, который опрашивается с хронизатора 3. Если во время опроса уровень сигнала на выходе интегратора 1 превышает порог, то компаратор 2 вырабатывает импульс, который поступает на вход записи регистра 8 сдвига. Под действием импульса с хронизатора 3 в регистре 8 сдвига происходит сдвиг всей информации. Кроме того, информация поступает на первые, входы элементов И 4 и 5. Так как при первых , N тактирующих сигналах с хронизатора 3 на выходе регистра 8 сдвига будут нули, то работает только схема И 4, и после их окончания в регистре 8 сдвига бу-i дет записана полностью первая .N-раз- , рядная комбинация, а в реверсивном сдвигающем регистре 7 - число, единиц, содержащееся в этой комбинации. Пусть в сдвигакядем N -разрядном регистре 8 сдвига находится произвольная комбинация из К единиц и (М-К) нулей; Этой комбинации регистра 8 сдвига в реверсивном сдвигающем регистре 7 (тоже N -разрйдном) будет соответствовать комбинация 01 (содержимое реверсивного сдвигакидего регистра 7 при комбинации из К единиц в регистре 8 сдвига): а.1 1 . I- Пусть в N-M разряде регистра 8 сдвига находится нуль, а на его.вход поступает единица, т.е. число единиц в регистре 8 сдвига увеличивается до . Данному набору регистра8 сдвига будет соответствовать комбинация S в реверсивном сдвигающем регистре 7 (содержимое реверсивного сдвига ющего регистра- 7 при комбинации из (К+1) единиц в регистре 8 сдвига): Д1 1 ; 1 О .J О I О Поскольку входная единица поступа ет на прямой вход, а нуль из ,И -го . разряда регистра 8 сдвига через инвертор 9 на второй вход Элемента И 4 то на ее вькоде появится сигнал, который и приводит содержимое рёверсив ного сдвигающего регистра 7 к комби: нации 6 . Если на вход регистра 8 сдвига поступает нуль, а в его N-M разряде единица, то работает элемент И 5, и содержимое реверсивного сдвигающего регистра 7 (если предыдущее быпо как на комбинации и) бут дет как на ко1у{бинации . в (содержимое рев ерсивного сдвигакицего регистра 7 при комбинации из (К-1) единиц в регистре 8 сдвига): 1 ... К -N I . t I I I 0 ( 0 I 111 1 I 0 I 1-1 ( I .. т.е., если работает элемент И 4, iTO младшие разряды реверсивного сдвигающего регистра 7 заполняются единицами при сдвиге информации в не вправо, если работает элемент И 5, то информация в реверсивном сдвигающем регистре 7 сдвигается влево, при этом старшие разряды реверсивного сдвигающего регистра 7 заполняются нулями. При других комбинациях на входе и выходе регистра 8 сдвига содержимое реверсивного сдвигающего регистра 7 не меняется. Поскольку мы знаем априорное распределение единиц в кода, не пораженного помехами, то при выходеза границы, введенные иа число единиц в блоке длины .N , можно будет говорить о неисправности канала. Исправному каналу будет соответствовать единица на выходе реверсивного сдвигающего регистра 7, который непос- редственно к входу элемента И 6 и нуль на выходе реверсивного регистра 7, который через инвертор 11 подключен к входу элемента И 6. Эта комбинация выявляется элементом И 6 при ; опросе с хронизатора 3 Если сигнал на выходе элемента И 6 присутствует канал исправнь, если нет - неисправт ный. Включение в схему устройства реверсивного сдвигакщего регистра и элементов И позволяет для принятия решения о качестве канала отказаться от подсчета в каждый информационный такт числа единиц в N разрядах сдвигающего регистра, и корректировать для принятия решения предьпущее сое тояние реверсивного сдвигающего регистра 7 в зависимости от входного . символа Причем коррекция осуществляв, ется с частотой передачи. : образом, в предлагаемом устройстве повышается точность анализа при увелкчении скорости передачи.

АНАЛИЗАТОР КАЧЕСТВА КАНАЛА, содержапщй последовательно соединенные интегратор, компаратор и регистр сдвига, а также хронизатор, первый и второй выходы которого подклкучены со ответственно к тактовым входам компаг ратора и регистра сдвига, отличающийся тем, что, с целью повышения точности анализа при увеличении скорости передачи, введены первый, второй и третий элементы И, первый, второй и третий инверторы и реверсивный сдвиганлций регистр, причей выход компаратора подключен к первому входу первого элемента И и через второй инвертор к первому входу второго элемента И, выход регистра сдвига подключен к второму входу второго .элемента И и через первый инвертор к второму входу первого элемента И, выг ходы первого и второго элементов И подключены, к входам реверсивного сдвиганщего регистра, первый выход которого непосредственно, а второй через третий инвертор подключены со ответственно к первому и второму входам третьего элемента И, тактовый вход которого соединен с третьим вы ходом хронизатора, причем четвертый выход хронизатора подключен к установочным входам регистра сдвига и реверсивного сдвигающего регистра.