Сигнатурный анализатор Советский патент 1988 года по МПК G06F11/25 

Изобретение относится к вычислительной технике и может быть использовано для контроля дискретных объектов.

Целью изобретения является повышение достоверности контроля за счет однознач- ной идентификации константных состояний информационного входа.

На чертеже приведена структурная схема предлагаемого сигнатурного анализатора.

Сигнатурный анализатор содержит шифратор 1, первый формирватель 2 сигнатур, Ю второй формирвоатель 3 сигнатур, дешифратор 4, первый триггер 5, второй триггер 6, третий триггер 7, мажоритарный элемент 8, блок 9 индикации, формирователь 10 времендругом выходе дешифратора 4, что в свою очередь вызывает установку следующего триггера. На выходе мажоритарного элемента 8 «1 появляется, когда на его двух входах и более имеются «1, т. е. когда установлено более одного триггера, что соответствует наличию изменений состояния информационного входа. Выход мажоритарного элемента 8 подключен к блоку 9 индикации.

В случае подачи на вход 11 анализатора логической константы ( «О) или благодаря кодированию информации, таким образом, чтобы один из битов или оба сразу были логическими нулями в первых сигналов, информационный вход 11, вом формирователе 2 сигнатур, или во вто- управляющий вход 12, синхровход 13 ана-ром формирователе 3 сигнатур, или в обоих

лизатора, управляемый синхровход 14 анализатора, выход 15 первого бита и выход 16 второго бита шифратора 1.

Сигнатурный анализатор работает следующим образом.

формирователях одновременно будет сформирована нулевая сигнатура, которая индицируется в блоке 9 индикации. Закодируем, например, каждый бит выхода конт- 20 ролируемого элемента в два бита таким

Контролируемый двоичный вектор подается в виде очередного бита через вход 11 на шифратор 1. Внешние сигналы старт-стоп на управляющем входе 12 формируют с помощью формирователя 10 времен- .«V. .f

ных сигналов соответствующее измеритель- ностической информации.

образом:

логический «О - 01

логическая «1 - 10

Z - 00 где Z - третье состояние сигнала диагное окно (интервал измерения), си нхроим- пульсы, поступающие на вход 13, запоняют измерительное окно и подаются на управляемый синхронизирующий вход 14 сигнатурОбозначим сигнатуру, формируемую в формирователе 2, через Ri (х), а в фор- мирвателе 3, - R2 (х). Тогда Ri(x) 0 и R2(x)x (х - любое щестнадцатиного анализатора. В зависимости от состоя- ,Q ричное число) соответствует наличию «О на ния входного бита шифратор 1 переко-входе 11; Ri(x)x и R2(x):0 - «1 на

входе 11 и R2(x)0 и R2(x)0 - третье состояние сигнала диагностической информации на входе 11 анализатора независимо от длины измерительного окна (любое

сигналом на входе 14, соединенном с синхро- 35 количество нулей, деленное на порождаю- входами формирователей 2 и 3, закоди-щий полином, есть 0). Однако существуют

ненулевые последовательности, полиномы которых делятся без остатка на порождающий полином R(x). Однозначность идентификации таких последовательностей обесдирует каждый бит выхода контролируемого элемента в два бита таким образом, чтобы один из битов или оба сразу были логическими нулями. В такт с синхророванная информация поступает на информационный вход первого формирователя 2 сигнатур, соединенный с выходом 15 первого бита шифратора, и информационный вход второго формирователя 3 печивается цепью, состоящей из дешифратора 4, триггеров 5-7 и мажоритарного элемента 8, «зажигающего дополни- . тельно, сегмент в блоке 9 индикации при наличии импульсов на информационном дс входе 11 анализатора.

Таким образом, предлагаемый сигнатурный анализатор позволяет однозначно идентифицировать уровни логических сигналов ( «1 и z), независимо от длины окна измерения, что повышает его

сигнатур, соединенный с выходом 16 второго бита щифратора. Выходы формирователей 2 и 3 подаются на блок 9 для индикации соответствующих сигнатур по окончании интервала измерения.

Для идентификации наличия импульсов на информационном входе 11 введены дешифратор 4, триггеры 5-7 и мажоритарный элемент 8. Очередная пара бит,

соответствующая состоянию информационно- о достоверность контроля, го входа, поданная на дешифратор 4, вызывает появление «1 на одном из выходов дешифратора 4, что в свою очередь вызывает установку одного из триггеров в единичное состояние по приходу очередного синхроимпульса.

При измененрги состояния информационного входа следующая пара бит, поданная на дещифратор 4, вызывает появление «1 на

Формула изобретения

Сигнатурный анализатор, содержащий 55 шифратор, два формирователя сигнатур, формирователь временных сигналов и блок индикации, первая и вторая группы информационных входов которого соединены

другом выходе дешифратора 4, что в свою очередь вызывает установку следующего триггера. На выходе мажоритарного элемента 8 «1 появляется, когда на его двух входах и более имеются «1, т. е. когда установлено более одного триггера, что соответствует наличию изменений состояния информационного входа. Выход мажоритарного элемента 8 подключен к блоку 9 индикации.

В случае подачи на вход 11 анализатора логической константы ( «О) или благодаря кодированию информации таким образом, чтобы один из битов или оба сразу были логическими нулями в пер вом формирователе 2 сигнатур, или во вто- ром формирователе 3 сигнатур, или в обоих

вом формирователе 2 сигнатур, или во вто- ром формирователе 3 сигнатур, или в обоих

формирователях одновременно будет сформирована нулевая сигнатура, которая индицируется в блоке 9 индикации. Закодируем, например, каждый бит выхода конт- ролируемого элемента в два бита таким

.«V. .f

образом:

логический «О - 01

логическая «1 - 10

Z - 00 где Z - третье состояние сигнала диагсть контроля,

Формула изобретения

о достоверность контроля,

Сигнатурный анализатор, содержащий 55 шифратор, два формирователя сигнатур, формирователь временных сигналов и блок индикации, первая и вторая группы информационных входов которого соединены

с группами выходов первого и второго формирователей сигнатур соответственно, входы старт-стоп и синхровход анализатора подключены к соответствующим входам формирователя временных сигналов, выход которого подключен к синхровходам первого и второго формирователей сигнатур, информационные входы которых соединены соответственно с первым и вторым выходами шифратора, вход которого является информационным входом анализатора, отличающийся тем, что, с целью повышения достоверности , контроля за счет однозначной идентификации константных состояний информационного входа, анализатор содержит дешифратор, три триггера и мажоритарный элемент, выход которого подключен к третьему информационному входу блока индикации, а первый, второй и третий входы - к выходам соответствующих триггеров, сннхровходы которых объединены и подключены к выходу формирователя временных сигналов, первый и второй входы дешифратора подключены к соответст- вующим выходам шифратора, первый, второй и третий выходы дешифратора соединены с информационными входами соответствующих триггеров.

Изобретение относится к вычислительной технике и может быть использовано для контроля дискретных узлов. Целью изобретения является повышение достоверности контроля за счет однозначной идентификации константных состояний информационного входа. Сигнатурный анализатор содержит шифратор 1, два формирователя 2 и 3 сигнатур, дешифратор 4, три триггера 5-7, мажоритарный элемент 8, блок 9 индикации, формирователь 10 временных сигналов. С целью обнаружения константных неисправностей шифратор кодирует каждый входной сигнал (0,1 или z) в два бита таким образом, чтобы один из битов или оба сразу были логическими нулями. Кроме того, цепь/ состоящая из дешифратора, трех триггеров и мажоритарного элемента, фиксирует изменение состояния информационного входа анализатора. За счет этого обеспечивается однозначная идентификация константных неисправностей контролируемых узлов. 1 ил. с S (Л с: 4; САЭ 4 00 ч