Сигнатурный анализатор Советский патент 1985 года по МПК G06F11/16 

формирователя одиночных импульсов, второй, выход первогб счетчика соединен с вторым входом третьего элемента И и четвертым входом элемента ИЛИ, выходвторого и вход запуска третьего формирователей одиночных импульсов объединены и подключены к управляющему входу регистра ошибки, выход третьего формирователя одиночных импульсов соединен со счетным входом первого триггера и управляющим входом дешифратора отсутствия ошибки, синхровходы всех трех формирователей одиночны импульсов соединены с третьим входом третьего элемента И и с синхровходом анализатора, входы установки в ноль первого

и второго счетчиков, первого второго, и третьего триггеров, блока индикации и вход установки в единицу первого разряда второго формирователя сигнатур объединены и подключены к выходу первого формирователя одиночных импульсов, выход второго блока сравнения подключен к единичному вход третьего триггера, выход которого соединен с вторым входом второго элемента И, выход которого подключен к входу вычитания второго счетчика, информационный вход и вход сброса первого разряда второго формирователя сигнатур и вход установки в единицу первого разряда формирователя сигнатур соединены с шиной логического нуля.

СИГНАТУРНЫЙ АНАЖЗАТОР, содержащий первьй и второй формирователи сигнатур, блок индикации,блок эталонных сигнатур, первый и второй блоки сравнения, первый счетчик, первый триггер, первый формирова.тель одиночных импульсов и первый ,элемент И, причем входы сброса всех разрядов первого формирователя сигнатур объединены с входами сброса всех разрядов, кроме первого, второго формирователя сигнатур и через первый формирователь одиночных импульсов подключены к входу запуска анализатора, информационный вход первого формирователя сигнатур является информационным входом анализатора, синхровход анализатора соединен с первьм входом первого элемента И, второй вход которого соединен с выходом первого триггера, а выход - с синхровходом формирователя сигнатур, группа информационных выходов блока эталонных сигнатур соединена с первой группой информационных входов первого блока сравнения, отличающийся тем, что, с целью расширения функциональных возможностей анализатора за счет обеспечения возможности выделения из сигнатуры диагностической информации о месте неисправности, в него введены регистр ошибки, дешифратор отсутствия ошибки, второй счетчик, два триггера, два элемента И, элемент ИЛИ и два формирователя одиночных импульсов, причем группа, выходов первого формирователя сигнатур связана с второй группой информационных входов первого блока сравнения и с первой группой информационных входов блока индикации, вторая группа информационных входов которого соединена с информационными выходами .второго счетчика, третий информационный вход блока индикации соединен .с S выходом дешифратора отсутствия ошибки (Л и со счетным входом второго триггера, инверсньм выход которого подключен к третьему входу первого элемента И, группа выходов второго формирО вателя сигнатур соединена с первой группой информационных входов второго блока сравнения, вторая группа, информационных входов которого связана с группой информационных входов дешифратора отсутствия ошибки и с группой СР выходов регистра ошибки, группа инг формационных входов которого соеди sl нена с выходами первого блока сравнения, управляющий вход второго блока сравнения- соединен с первым входом второго элемента И, синхровходом второго формирователя сигнатур и с первым входом элемента ИЛИ, второй вход которого соединен с синхровходом первого формирователя сигнатур и с выходом третьего элемента И, а выход подключен к счетному входу первого счетчика, первый выход которого подключен к первому входу третьего элемента И и к входу запуска второго

1

Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля и диагностики логических блоков, блоков постоянной и перепрограммируемой памяти, в которых неисправность в одной ячейке памяти проявляется только на одно выходе блока и в одном слове, т.е. в одном блоке выходной последовательности.

Целью изобретения является расширение функциональных возможностей анализатора за счет обеспечения возможности вьщеления из сигнатуры диагностической информации о месте неисправности.

На чертеже приведена структурная схема сигнатурного анализатора.

Устройство содержит первый 1 и второй 2 формирователи сигнатур, .первый 3 и второй 4 блоки сравнения, блок 5 эталонных сигнатур, регистр 6 ошибки, дешифратор 7 отсутствия ошибки, блок 8 индикации, первый 9 и второй 10 счетчики, первый, второй и третий триггеры 11 - 13, три формирователя одиночньк импульсов 14 16, три элемента И 17 - 19, элемент ИЛИ 20, информационный.вход 21,управ

ЛЯЮЩИЙ вход 22 Пуск и СИНХРОвход 23.

При вьшвлении диагностической информации используется тот факт что

при одиночных ошибках в последователности длины N С 2 - 1 (где К - число разрядов регистра), поступающей на свертку в регистр с обратными связями через схему суммирования по модулю два, образующий предельный многочлен сигнатура (свертка) несет в себе диагностическую информацию- о месте ошибки в последовательности, Учитывая, что одиночные ошибки в блоках памяти наиболее вероятны, из сигнатуры можно выделить эту информацию, используя принцип суперпозиции (независимости рассмотрения воздействия полезной информации и ошибки на линейную систему - регистр с обратными связями, через схему суммирования по модулю два).

Работа анализатора основана на свертке анализируемой двоичной последовательности с помощью формирователя 1 сигнатур, на сравнении ее с эталонной сигнатурой на блоке 3, на полух1ении синдрома ошибки на регистре 6, на анализе синдрома ошибки на отсутствие ощибки в блоке 7, на однозначной идентификации в случае одиночной ошибки места ошибки в анализируемой последовательности на блоках .2, 4, 13, 18 и 10 и на индикации места ошибки на индикаторе 8 в виде порядкового номера ошибки

Анализатор работает следукмцим образом.

По внешнему управляющему сигналу Пуск первьм формирователь 14 одиночного импульса выдает сигнал, по которому блоки 1,2,8,9,10,11,12 и 13 устанавливаются в исходные состояния, причем все разряды формирователя 1 сигнатур и разряды формирователя 2 сигнатур (кроме первого) устанавливаются в нуль, а первый разряд формирователя 2 сигнатур в единицу. Счетчик 10 устанавливается в состояние N, где N - число бит в последовательности, поступающей на информацьонньй вход 21 сигнатурного анализатора.

Анализируемая последовательность поступает на информационный вход формирователя 1 сигнатур и по синхроимпульсам с входа 23 сворачивается в сигнатуру. Результат свертки индицируется на индикаторе 8 и поступает на первьй блок 3 сравнения, куда также поступает эталонная сигнатура из блока 5.

Информация с выхода блока 3, представляющая собой вектор ошибки, по сигналу с формирователя 15 одиночного импульса фиксируется на регистре 6. Вектор ошибки анализируется при поступлении на блок 7 управляющего сигнала с выхода третьего формирователя 16 одиночного импульса. Блок 7 при этом настроен на нулевую комбинацию. В случае отсутствия ошибки (эталонная и полученная сигнатуры совпадают и вектор ошибки равен нулю) с выхода дешифратора 7 на счетный вход триггера 12 поступает импульс, останавливающий работу управляющей части анализатора. Этот же импульс поступает на индикатор 8, фиксируя верную анализируемую последовательность..

Если вектор ошибки не равен нулю, что имеет место в случае несовпадения эталонной и полученной сигнатур, то на выход блока 7 сигнал не проходит и работу управляющей части анализатора продолжается. Подачей управляющего сигнала с выхода второго формирователя 15 одиночного импульса на регистр 6 ошибки заканчи717974

вается первая половина работы сигнатурного анализатора - режим контроля и начинается второй режим - диагнос тика неисправностей. Режим диагностики начинается с выдачи первым

элементом И 17 пачки из N импульсов, поступающей на второй элемент И 18, блок 4 сравнения и синхровход второго формирователя 2 сигнатур. Эти

0. импульсы через элемент И 18, открытый триггером 13, поступают на вычитающий вход счетчика 10, предварительно устанавленного в состояние N Формирователи 1 и 2 сигнатур полностью совпадают по числу разрядов регистра и структуре обратных связей. Обратные связи выбраны так, чтобы в режиме .генерации регистр с последними перебирал предельное.число комбинаций М 2-1, где К - число разрядов регистра. Разрядность регистра К выбрана из условия 2 N,

С момента поступления указанных импульсов формирователь 2 сигнатур

5 работает в режиме генерации, т.е, перебирает все возможные комбинации кроме нулевой, так как информационньй вход его соединен с корпус.ом, а перед началом работы он установQ лен в состояние 100,,,О, Когда в формирователе 2 сигнатур появляется комбинация, совпаданнцая с вектором ошибки, зафиксированным на регистре 6 ошибки, блок 4 сравнения выдает сигнал, который череэ триггер 13 и элемент И Ч8 прерьшает пакет импульсов на входе счетчика 10, Если ошибка бьша на i-oM тахте последовательности, то импульс сравнения с блока 4 появится на такте с номером (N-i) и через элемент И 18 на вычитающий вход счетчика 10 пройдет (N-i) импульсов. Состояние счетчика равно N-(N-1)i и индицируется на индикаторе 8,

Таким образом, использование предложенного сигнатурного анализатора позволяет осуществлять не только режим контроля входных последовательностей, но и в случае наличия одиночной ошибки режим диагностки с автоматическим указанием местоположения ошибки в виде порядкового номера искаженного символа.

I - PI ..

21

TX7

-ет

И

ггг

т

NlНТТп