Устройство для измерения амплитуды синусоидального напряжения Советский патент 1988 года по МПК G01R19/04 

(Л

С

Изобретение относится к цифро- . вой измерительной технике. Цель изобретения - повышение достоверности результата измерения. Устройство содержит компаратор 1, квантователь 2, счетчик 3, распределитель 4 импульсов, источник 5 опорного напряжения и генератор 6 импульсов. Для достижения поставленной цели в устройство введен регистр 7 и блок 8 памяти. В описании приведен пример реализации распределителя 4 импульсов. 1 з.п. ф-лы, 3 ил. с

4

О)

«ч|

00

&.f

Изобретение относится к цифровой измерительной технике и может быть использовано при создании приборов для регистрации амплитуды синусом- далького напряжения низкой и инфра- низкой частоты.

Цель изобретения - повышение достоверности результата измерения..

На фиг,1 представлена блок-схема предлагаемого устройства; на фиг.2 - распределитель импульсов} на фиг.З - временные диаграммы работы устройства,

Устройство для измерения амплитуд синусоидального напряжения содержит подключенные к входной шине компаратор 1 и квантователь 2, счетчик 3, управляющий вход которого подключен к первому выходу распределителя 4 им пульсов, первым входом подключенного к выходу кo mapaтopa 1, опорный вход которого подключен к выходу источника 5 опорного напряжения, генератор 6 импульсов, регистр 7, подключенный входом к выходу счетчика 3, блок 8 памяти, выход которого является выходом устройства, причем первый управляющий вход регистра 7 и управляющий вход квантователя 2 подключены к первому выходу распределителя 4 импульсов, второй выход которого подключен к входу обнуления счетчика 3 и к второму управляюп ему входу регистра 7, выход которого подключен к адресному входу блока 8 памяти, управляющий вход которого подключен к третьему выходу распределителя 4 импульсов, вторым входом подключен - ного к выходу генератора б импульсов а третьим входом совместно с счетным входом счетчика 3 - к управляющему выходу квантователя 2, информационны выход которого подключен к информационному входу блока 8 памяти.

Распределитель 4 импульсов состои из первого 9 н второго 10 D-тригге- ров, элемента 11 задержки и элемента I-fflH-HE 12, первый вход которого совместно с D-входами триггеров являет- ся первым входом распределителя 4 импульсов, а второй соединен с прямы выходом второго 10 D-триггера, являющимся первым выходом распределителя 4 импульсов, вторым выходом которого является выход элемента ИЛИ-НЕ 12, а третьим выходом - инверсный выход первого 9 D-триггера, прямой выход

которого подключен через элемент 11 задержки к входам обнуления D-тригге . ров, причем тактовые входы первого и второго 9 и 10 D-триггеров являются третьим и вторым входами распределителя 4 импульсов соотв тст- венно.

Устройство работает следующим образом.

Измеряемое напряжение одновременно подается на входы компаратора 1 и квантователя 2. При достижении входным напряжением U некоторого порогового уровця напряжения U,, устанавливаемого при помощи источника 5 опорного напряжения, на выходе компаратора 1 устанавливается напряжение Uj ВБ1СОКОГО уровня. Напряжение и высокого уровня сохраняется до те пор, пока входное напряжение Ugy остается больше U,, а затем вновь переключается на низкий уровень. Напряжение U с выхода компаратора 1 поступает на первый вход распределителя 4 импульсов, где, разветвляется на D-входы первого 9 и второго 10 D-триггеров и на первый вход элемента i-ШШ-НЕ 12, D-триггеры управляются фронтом импульса на их тактовых входах. При наличии напряжения и высокого уровня и по фронту импульса Ug с выхода генератора б импульсов, который действует на второй вход распределителя 4 импульсов (т.е. на тактовый вход второго 10 D-триггера), второй 10 D-триггер устанавливается в единичное состояние.

По фронту импульса U. с прямого выхода этого D-триггера, ррямой выход которого является и первым вы- ,ходом распределителя 4 импульсов,

параллельно происходят: запуск квантователя и загрузка содержимого счетчика 3 в регистр 7. Напряжение U- ка управляющем выходе квантователя 2 изменяется в -следующей последовательности: по сигналу запуска напряжение и с высокого уровня переходит на низкий И. остается на низком уровне в течение одного преобразования. По окончании преобразования в квантователе 2 указанное напряжение вновь переключается на высокий уровень, свидетельствуя о готовности результата измерения на информационном выходе квантователя 2. По фронту , который одновременно поступает на

счетный вход счетчика 3 и второй вход распределителя 4 импульсов, содержимое счетчика 3 увеличивается на единицу, а первый 9 D-триггер распределителя переключается в единичное состояние. Тогда низкий уровень напряжения и с инверсного выхода первого 9 D-триггера, являющегося третьим выходом распределителя 4 импульсов, поступая на управляющий вход блока 8 памяти, инициирует в последнем процесс записи результата измерения с информационного выхода квантователя 2 в блок 8 по адресу из регистра 7. Высокий уровень напряжения U с пряо

мого выхода первого 9 D-триггера соединенного через элемент 11 задержки с входами обнуления D-триггеров, устанавливает их в нулевое состояние. Таким образом на управляющем входе блока 8 низкий уровень напряжения Ug записи по длительности равен задержке f . Далее до следующего фронта импульса Uj с выхода генератора 6 устройство находится в режиме ожидания . С приходом очередного фронта увеличенное в предыдущем такте на единицу содержимое счетчика 3 загружается в регистр 7 снова запускается квантователь 2. Регистр 7 таким образом будет адресовать следующую

незанятую ячейку блока 8. По окончании преобразования текущее измеренное значение входного напряжения записывается в адресуемую регистром 7 ячейку блока 8. Эти операции повторяются до тех пор, пока входное напряжение больше напряжения U, и на выходе компаратора 1 сохраняется высокий уровень напряжения U. Если же на выходе компаратора 1 устанавливается низкий уровень, а в устройстве окончены очередное преобразование и запись в блок 8, тогда высокий уровень напряжения U появится на выходе элемента ИЛЙ-Н& 12, который является и вторым выходом распределителя 4 импульсов. По фронту этого напряжения содержимое регистра 7 сдви- . гается на один разряд вправо, а счет чик 3 устанавливается в нулевое состояние. По прошествии п преобразований и записей в блок 8 и одного сдвига вправо в регистре 7 будет число

п п

- , которое будет адресовать г-ую

ячейку блока 8, в котором хранится значение измеренного синусоидального

напряжения, соответствующего моменту времени, когда измеряемое напряжение достигало своего максимального значения. Высокий уровень напряжения U на управляющем входе блока 8 инициирует по адресу г чтение из блока 8

максимального, т.е. амплитудного значения либо суммарного значения постоянной составляющей и амплитуды синусоидального напряжения, соответствующего указанному полупериоду.

15 Формула изобретения

счетчик, распределитель импульсов.

5

0

5

первым входом подключенный к выходу компаратора, опорный вход которого подключен к выходу источника опорного напряжения, и генератор импульсов, отличающееся тем, что, с .целью повьгаения достоверности результата измерений, в него введены регистр, подключенньп входом к выходу счетчика, и блок памяти, выход которого является выходом устройства, причем первый управляющий вход регистра и управляющий вход квантователя подключены к первому выходу рас5 пределителя импульсов, второй выход которого подключен к входу обнуления счетчика и к второму управлякяцему входу регистра, выход которого подключен к адреснс му входу блока памя0 ти, управляющий вход которого подключен к третьему выходу распределителя импульсов, вторым входом подключенного к выходу генератора импульсов, а третьим входом совместно со счетным входом счетчика - к управляющему выходу квантователя, информационный выход которого подключен к информационному входу блока памяти.

50

,мент задержки к входам обнуления D-триггеров, причем тактовые входы первого и второго D-триггеров являются третьим и вторым входами распре- делителя импульсов соответственно.

Л

: