Универсальный логический модуль Советский патент 1985 года по МПК G06F7/00 

Изобретение относится к вычислительной технике и автоматике и пред назначено для реализации всех логических функций п переменных. Известно устройство для реализации всех логических функций п переменных, содержащее 2 элементов элемент ИЛИ, два дешифратора, п и11формационных и 2 настроечных входов и один выход Cl3. Недостатком устройства является большое число внешних входов, кото рое равно f п + 2. Наиболее близким техническим решением к предлагаемому устройств является универсальный логический элемент на п переменных, содержащи сдвигэ-ющий регистр, 2 элементов И на (п + 1) входов, 2 диодов, п элементов НЕ, п информациортных вхо дон, один настроечный вход, вход синхронизации регистра и один выход 2, Недостатком этогр , элемента является его большая сложность, которс1я может быть подсчитана по формуле; S S , где S pgr сложность схемы сдвигаюп ;его регист ра, s 2(п + 2)+ п - сложность операционной части элемента. Цель изобретения - уменьшение аппаратурных затрат. Поставленная цель достигается те универсальный логический модуль, содержащий регистр сдвига, введены счетчик, схема сравнения, элементы ИЛИ, мультиплексор, элемент 3,АЛРЕТ и генератор импульсов, выход которого соединен с первым входом элемента ЗАПРЕТ, второй вход которого соединен с входом блокировки мультиплексора и выходом схемы сравнения, первая группа входов которой соединена с первой группой из m информационных входов модуля, вторая группа из m входов схемы сравнения соединена с выходами счет чика, вход установки в О которого сое,ц1нен с входом сброса модуля и входом установки в О регистра сдвига, счётный вход счетчика соединен с выходами элемента ЗАПРЕТ и первым входом первого элемента ИД второй вход которого соединен с вхо дом синхронизации модуля, выход первого элемента ИЛИ соединен с вхо дом синхронизации регистра сдвига, вход записи которого соединен с выходом второго элемента ИЛИ, входы которого соединены с входом настройки модуля и выходом старшего разряда регистра сдвига соответственно, выходы разрядов с номерами j ( i-l )-2(i 7,) которого соединены с информационными входами мультиплексора, управляющие ; входы которого соединены с второй группой из п-т информационных входов модуля, выход мультиплексора является выходом нуля. На фиг. 1 представлена структурная схема универсального логического модуля; на фиг. 2 - схема соответствия между разрядами регистра сдвига и сигналами настройки. Модуль содержит счетчик 1, схему 2 сравнения, первый элемент ИЛИ 3, регистр 4 сдвига, ryльтиплeкcop 5, генератор 6 импульсов,.элемент ЗАПРЕТ 7 и второй элемент ИЛИ 8. Первая группа из m информационных входов 9 модуля соединена с первой группой входов схемы сравнения 2, вторая группа из п-т информационных входов 10 - с управляющими входами мультиплексора 5, выход которого является выходом 11 модуля. Вход 12 настройки соединен с первым входом второго элемента ИЛИ 8, выход которого соединен с входом записи регистра 4. Выходы 13 регистра соединень с информационными входами мультиплексора 5. Выход 14 регистра 4 соединен с вторым входом второго элемента ИЛИ 8. Вход сброса 15 модуля соединен с входом установки в О регистра 4 и входом установки в О счетчика 1, счетный вход которого соединен с выходом элемента ЗАПРЕТ 7 и первым входом первого элемента ИЛИ 3. Выходы счетчика I соединезл с второй группой входов схемы 2 сравнения, выход 16 которой соединен с вторым входом (входом запрета ) элемента ЗАПРЕТ 7 и входом блокировки мультиплексора 5. Выход генератора импульсов 6 соединен с первым входом элемента ЗАПРЕТ 7. Вход 17 синхронизации модуля соединен с вторым входом первого элемента ИЛИ 3, выход 18 которого соединен с входом синхронизации регистра 4. Вход 19 записи регистра 4 соединен с выходом второго элемента ИЛИ 8. Разрядность счетчика 1 - ш, регистра 4 сдвига - 2 двоичных разрядов. Выход 14 регистра 4 является выходом старшего нулевого разряд а вход записи 19 - входом младшего ( 1)-го разряда. Группа выходов 13 регистра 4 содержит выходы 2 разрядов, а именно: выходы ра рядов с номерами ; j (i-1). 2 (i 1,). (1 Для.настройки модуля на реализацию некоторой нулевой функции f ( х, х ) на вход 15 модуля пос тупает импульс, обнуляющий счетчик 1 и регистр 4. Затем на вход синхронизации 17 модуля подаются импульсы синхронизации регистра сд га 4, которые сопровождают 2 сигналов настройки, последовательно поступающих на вход 12 модуля. Uj, j 1.2 Сигналы настройки принадлежат множеству 0,1, причем двоичный вектор U (Ц , V,...,V соответствует двоичному номеру реализуемой булевой функции в классе функций п переменных. На вход 12 модуля сигналы настройки Ui должны поступать в такой последовательност чтобы через 2 тактов в i-ом разряде регистра оказалась настройка U.- , связаны между собой причем следующими соотношениями: j (-1), (2) ot -2i-m-. h - () Для n 4 и m 2 соответствие между разрядами регистра i и настройками U: показано на фиг, 2. Таким образом, после заполнения регистра 4 всеми 2 настройками на информационные входы мультиплексора будут поданы настройки с номерами Uj , j г 1, (на фиг.2, и). Если осуществить , :U3, кольцевой сдвиг содержимого регистра 4 на один разряд, то на информационные входы мультиплексора посту пят настройки U,, j 2 + фиг, 2, Uj, Ug, U, U й т,Д, После занесения в регистр сдвига 4 кода настройки модуль готов к работе. Работа модуля основана на следу .щем принципе. Всякую булевую функцию п переменных f (к, х ) мож но представить в виде: г ff) ,..,, х IQ (х ,ХП m Хр )v, ,. , ,, m.j-i v tYt+i / -) где fi (х,х„) f (x, х„) при i - и конституенте аргументное х, Xj,. равной единице (i 0,2 - 1) Тогда, если разбить таблицу истинности функции f ( X,, х) на 2 равных частей длины 2 бит, ее (i 1)-я часть будет представлять собой таблицу истинности функции (х,, Хп) , Поскольку вектор и (и , ) совпадает с двоичным номером реализуемой функции f (х.,, Х)), то настройка U-, j Т,2 численно равна значению функции f (х, х) fia наборе j 1 , Следовательно, таблица истинности функции совпадает с т+1 настройками :+ 1, (i + I) В предлагаемом модуле функции f.(x, , х„), i 0,2 -1 реализуются мультиплексором, на управляющие входы которого подаются аргументы X , х, а на информационны e-;; HacTpOHKH Uj, j i . 1, (i + 1) . В регистр сдвига настройки наносятся (см.(2)), и на информационные входы мультиплексора подаются сигналы с выходов таких разрядов регистра (см.(1)), чтобы при кольцевом сдвиге регистра на один разряд сигналы Uj, j 1, (i+1) изменились на сигналы U, к (1+1) - 1, (i +1).2-, при i 0,, и на сигналы Uvj,, г 1, при i . Таким образом, при кольцевом сдвиге регистра на один разряд мультиплексор перестраивается с реализации функции f(х , Хр) на реализацию функции f (х;;:;7Г) при , или на реализацию функции о(л+-1 Хп при i . Модуль работает следующим образом. Перед началом работы счетчик 1 обнулен, а регистр сдвига 4 содержит код настройки. На информационные входы мультиплексора поданы сигнасоответствующие функции ffiCXn,,, х„) . На управляющие входы мультиплексора 5 поступают младшие п-т аргументов функции f (х, х), а на вход схемы сравнения - старшие m разрядов. Если все х О, к 1, го, то на выходе 16 схемы 2 сравнения появится сигнал 1, поступление которого на вход блокировки мультиплексора 5 разрешит появление на выходе модуля сигнала, соответствующего значению f (х, х) на данном наборе аргумен тов . Одновременно сигнал с выхода поступит на вход запрета элемента ЗАПРЕТ 7 и заблокирует импульсы генератора 6 импульсов. Если не все О, то на выходе 16 схема 2 сравнения появится нал О, заблокирующий мультигшексор 5 и разрешающий прохождение импульсов генератора 6 через элемент Импульс генератора, пройдя через элементы 7 и 3, осуществит кольцево сдвиг регистра 4 на один разряд. На информационных входах мультиплексора 5 появятся сигналы U 1,2 , соответствуюjщие функции f(x, х„). Одновременно импульс с выхода элемента ЗАП РЕТ 7 переведет счетчик 1 в очередное состояние О00.,,01, Если х,х не совпадут с новым состоянием счетчика, то очередной импульс генератора 6 осуществит новый кольцевой сдвиг регистра 4 и переведет счетчик в очередное состояние. Так будет продолжаться до тех пор, пока состояние счетчика не станет поразрядно совпадать с поступившими аргументами. Тогда с выхода 16 схемы сравнения 2 на вход запрета элемента ЗАПРЕТ 7 поступит сигнал заблокирую1ций импульсы генератора 6 На вход блокировки мультиплексора 5 поступит сигнал 1, а на его информационные вхоуды - сигналы U; , соответствуюш 1е функции f. (х ,х.. 1 m-ft где 1 - номер конституенты единицы которую составят поступившие аргументы х. , х. Тогда согласно выраже 1гию (3) на выходе модуля появится сигнал, соответствуюш;ий значению функции f (х,х) на данном входном наборе. При поступлении очередных значений х модуль работает аналогично. Состояние счетчика будет последовательно изменяться до пора рядного совпадения с m старшими разрядами х,х. Одновременно будет осуществляться кольцевой сдвиг регистра 4, Таким образом, старшие разряды х, х выбирают функцию f (х , х), а младшие х , значение этой функции при данных значениях соответствии с выражением (3) реализуется функция f (х,х), настройки которой хранятся в регистре 4, Достоинством предлагаемого модуля является малое число входов и меньшая по сравнению со схемой известного модуля сложность, которая может быть рассчитана по формуле с - с + Q 0(5 per о о SCT SGSMX сложность операционной части модуля; Sper сложность схемы регистра; S 8 - сложность схемы счетчика; SQ 10 - сложность схемы генератора импульсов ; (п-п+1) п- сложность - m + 2мультиплексора, тогда S(, Sper+ 2 (h - m+ 1 ) + h + 7 m + 18, При h 4 и m 2 сложность операционной части предлагаемого модуля (т,е,. части модуля без регистра для хранения настроек) So 48, в то время как сложность операционной части известного модуля при п 4 S 2(h + 2) 4- n 100, Таким образом, при одинаковой сложности регистра для хранения настроек сложность операционной части предлагаемого модуля более, чем в два раза меньше сложности операционной части известного модуля , Предлагаемый модуль имеет п + 3 входа (как и известный 2), в то время как число входов известных универсальных модулей, с настройками, принадлежащими множеству (0,1), равно 1 h + 2 .

III

5«

III

ll

S

ll

II

УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ, содержащий регистр сдвига, отличающийся тем, что, с целью уменьшения аппаратурных зат рат, в него введены счетчик, схема сравнения, элементы ИЛИ, мультиплек сор, элемент ЗАПРЕТ и Генератор импульсов, выход которого соединен с первым входом элемента ЗАПРЕТ, втор вход которого соединен с входом бло кировки мультиплексора.выходом схемы сравнения, первая группа входов которой соединена с первой группой м из w информационных входов модуля, вторая группа m входов схемы сравнения соединена с выходами счетчика, вход установки которого соединен с входом сброса модуля и входом установки в О регистра сдвига, счетный вход счетчика соединен с выходом элемента ЗАПРЕТ и первым входом первого элемента ИЛИ, второй вход которого соединен с входом синхронизациимодуля, выход первого элемента ИЛИ соединен с входом синхронизации регистра сдвига, вход записи которого соединен с выходом второго элемента ИЛИ, входы которого соединены с входом настройки модуля и выходом старшего разряда регистра сдвига соответственно, выходы разрядов с номерами js(i-i)x 2(,2 JKOToporo соединены с информационными входами мультиплексора, управляющие входы которого соединены с второй группой из n-m информационных входов модуля, выход мультиплексора является выходом модуля .