Программируемое устройство управления Советский патент 1988 года по МПК H03K3/64 

4i 4;

00 О9 СО

Изобретение может быть исполь- зовано в устройствах выработки импульсных сигналов управления микросхемами с зарядовой связью. Цель изобретения - расширение функциональных возможностей устройства.Программируемое устройство содержит генератор тактовых импульсов, блок формирования фазовых сигналов, блок ком- мутации, блок формирования адресов. В устройство введены блок памяти, блок счета,, блок формирования команд, В описании приведены примеры реализации блока формирования адресов и блока формирования команд. Устройство обеспечивает повыиение оперативности перепрограммирования при управлении микросхемами с зарядовой связью, 2 з.я, ф-лы, 4 иЛа $

„л.

Изобретение относится к импульсной технике и может быть использовано в устройствах выработки импульсных сигналов управления микросхемами с заря- довой связью, в том числе фоточувствительными микросхемами с зарядовой связью (ФМЯС).

Целью изобретения является расширение его функциональных возможностей путем увеличения оперативности пере программирования при управлении микросхемами с зарядовой связью.

На фигЛ представлена функциональная схема предлагаемого программируемого устройства управления; на фиг.2 функциональная схема блока формирования фазовых сигналов; на фиг. 3 и 4 - временные диаграммы, поясняющие работу устройства.

Устройство {фкг,1 содержит генератор i тактовых импульсов с выходами 2-6, блок 7 формирования адресов с входами 8-10, выходом 11, адресными выходами 12 и адресными выходами 13 управления, блок 14 памяти с адресными входами 15, входами 16 ддн- . ных, выходами 17 данных, входом 18 считывания, входом 19 записи, блок 20 счета со счетным входом 21, входо 22 установки, входами 23 данных, выходом 24, выходами 25 данных, блок 26 формирования команд с входом 27 синхронизации, тактовьши входами 28 и 29, входом 30 управления, выходами 31-35, блок 36 коммутации с входом 37 управления остановкой, адресными входами 38, блок 39 формирования фазовых сигналов с тактовыми входами 40-42, входами 43-45 управ- ления, выходами 46-54.

Адресные выходы 12 блока 7 формирования адресов соединены с адресными входами 15 блока 14 памяти, входы 16 данных и выходы 17 данных кото рого соединены соответственно с выходами 25 данных и входами 23 данных блока 20 счета, выход 24 которого соединен с входом 8 блока 7 формирования адресов и входом 27 синхрони- зации блока 26 формирования команд. Адресные входы 38 блока 36 коммутации соединены с адресными выходами 13 управления блока 7 формирования адресов, входы 9 и 10 и выход 11 ко

торого соединены соответственно с вы- ходами 31 и 32 и входом 30 управления блока 26 формирования команд, выход 33 которого соединен со счет

0

5 д 0

дз ел

5

55

ным входом 21 блока 20 счета, вход 22 установки которого соединен с входом 18 считывания блока 14 памяти и выходом 34 блока 26 формирования команд, выход 35 которого соединен с входом 19 записи блока 14 памяти.Тактовые входы 28 и 29 блока 26 формирования команд и тактовые входы 40-42 блока 39 формирования фазовых сигналов соединены с соответствующими выходами 2-6 генератора I тактовых импульсов. Выходы блока 36 коммутации соединены с входами 43-45 блока 39 формирования фазовых сигналов, выходы 46-54 которого являются выходами устройства.

Влок 7 формирования адресов содержит счетчик 55 адресов, триггер 56 данных, инвертор 57, элементы И 58 - 62. Выход триггера 56 данных соединен с входом данных счетчика 55 адресов, выход первого разряда которого является выходом II блока 7. Выходы остапьных разрядов счетчика 55 соединены с соответствующими первыми входами элементов И 59-62 и являются адресными выходами 13 управления блока 7. Вторые входы элементов И 59-62 объединены и являются входом 10 блока 7. Выходы элементов И 59-62 являются адресными выходами 12 блока 7. Вход сброса триггера 56 является входом 8 блока 7 и через инвертор 57 соединен с тактовым входом счетчика 55, выход переполнения которого соединен с первым входом элемента И 58, второй вход которого соединен с входом установки триггера 56, который является входом 9 блока 7. Выход элемента И 58 соединен с входом записи счетчика 55.

Кпок 26 формирования команд со- : держит триггер 63 управления,счетчик

64управления, дешифраторы 65 и.66, элементы И 67 - 72, инвертор 73, резистор 74, конденсатор 75, элемент И-НЕ 76, элементы ИЛИ 77 и 78.

Вход установки триггера 63 является входом 27 синхронизации блока 26 и соединен с первым входом элемента ИЛИ 78, второй вход которого соединен с первым выходом дешифратора

65и первым входом элемента ИЛИ 77, второй вход которого соединен с выходом элемента И 69, первый вход которого является тактовым входом 28 блока 26. Второй вход элемента И 69 соединен с инверсным выходом триггеpa 63, прямой выход которого соединен с первым входом элемента И 67, . второй вход которого является тактовым входом 29 блока 26, Выход элемента И 67 соединен с тактовым входом счетчика 64, выходы которого соединены с соответствующими входами дешифраторов 65 и 66, Вход управления дешифратора 65 является входом 30 управления блока 26, Второй выход дешифратора 65 соединен с первыми входами элементов И 70 и 71. Третий выход дешифратора 65 соединен с вторым входом элемента И 71 и первым входом элемента И 72, второй вход которого соединен с выходом элемента И-НЕ 76 и третьими входами элементов И 69 и 71. Выход элемента И 71 является выходом 32 блока 26. Ьыход элемента И 72 является выходом 35 блока 26.

I

Выход дешифратора 66 соединен с вторыг- входом элемента И 70, третий вход которого является выходом 31 блка 26 и соединен с выходом элемента ИЛИ 78, с первым входом элемента И-НЕ 76 и через последовательно соединенные инвертор 73 и интегрирующую цепЬ на резисторе 74 и конденсаторе 75 с вторым входом элемента И-НЕ 76. Выход элемента И 70 является выходом 34 блока 26« Выход элемента И 70 явлется выходом 34 блока 26. Выход элемента ИЛИ 78 соединен с первым входом элемента И 68, второй вход которго соединен с выходом переполнения счетчика 64. Выход элемента И 68 соединен с входом установки счетчика 64 и входом сброса триггера 63.

Блок 39 формирования фазовых сигналов (фиг.2) содержит элементы 79 - 81 формирования фаз и коммутатор 82.

Тактовые входы элементов 79-81- являются соответствзпощими тактовыми входами 40-42 блока 39. Входы разрешения элементов 79-81 являются соответствующими входами 43-45 управления блока 39. Выходы элемента 79 являются соответствующими выходами 46-48 блока 39. Выходы элемента 81 являются соответствующими выходами 52-54 блока 39. Вход разрешения элемента 79 соединен с входом разрешения коммутатора 82, выходы которого являют ся выходами 49-51 блока 39. Выходы элемента 79 соединены с первыми входами коммутатора 82, вторые

0

5

0

5

входы которого соединены с соответ- ствующимк выходами элемента 80.

ITporpaMNrnpyeMoe устройство управления работает следующим образом.

Входы 15,16, 18 и 19 блока 14 и вход 37 блока 36 (фиг,) соединены с шинами внешнего управления устройством следующим образом: по шинам к .входам 15,16 и 19 осуществляется запись начальных условий и управление этой записью; по шине к входу 18 подается разрешение на пуск устройства и остановку его работы; по шине к входу 37 подается сигнал фиксации выходных сигналов без прерывания внутренней последовательности работы блоков устройства (это вход Выбор кристалла ЮУ в блоке 36). Элементы 79-81 формирования фаз (фиг.2) служат для распределения последовательности импульсов с тактового входа С на выходы так, что на смежных выходах обеспечивается перекрытие выходных сигналов на заданную длительность, определяемую обычно длительностью входного тактового импульса. Входы разрешения V элементов 79-71 управляют началом и окон0 чанием формирования пачки импульсов на выходах элементов.

На фиг. 3 приведены следующие временные диаграммы сигналов в устройстве: а, б - тактовые сигналы генератора } тактовых импульсов по выходу 2 и выходу 3; в - сигналы на выходе 11 блока 7 формирования адресов; г - сигналы окончания счета на счетном выходе 24 блока 20 счета; д - сигналы текущего состояния блока 20 счета по выходу 25 данных; е - выходной сигнал блока 26 по первому выходу 31 для управления блоком 7 формирования адресов; ж - выходной

g сигнал управления блока 26 по выходу 32 для управления адресом, форми- руемьм блоком 7 формирования адресов; 3 - сигналы по выходу 33 блока 26, являющиеся счетньп-ш импульсами блока 20 счета; и - сигнал по выходу 34 блока 26 для организации чтения блока 14 памяти; к - сигнал по выходу 35 блока 26 для организации режима записи блока 14 памяти.

На фиг о 4 приведены следующие временные диаграммы сигналов в устройстве: а - сигналы текущего состояния блока 20 счета по выходу 25 данных; б-г - сигналы на тактовых вхо5

0

0

5

дах 40-42 блока 39 формирования фазовых сигналов, поступающие с выходов 4-6 генератора I; д-ж - сигналы на входах 43-45 управления блока 39, поступающие с выходов блока 36 коммутации; з-р - выходные сигналы блока 39, являющиеся выходными сигналами устройства, В устройстве, предназначенном для управления фоточувствительными микросхемами с зарядовой связью (ФМЗС), длительность импульса Тд, сигнала фиг.4д задает время переноса зарядов из секции накопления (СН) в секцию памяти (СП) ФМЗС; длительность импульса Тд сигнала фиг,4е задает время сдвига зарядов одной строки (или последовательно нескольких строк) из СП в выходной регистр (ВР) ФМЗС; длительность импульса Т, сигнала фиг.4ж задает время выноса зарядов из ВР ФМЗС на выход ФМЗС,Соответственно для управления СН ФМЗС предназначены сигналы фиг,4з-к, для управления СП ФМЗС - сигналы фиг,4л-н; для управления ВР ФМЗС - сигналы фиг,4о-р. Эти.сигналы приведены для случая трехфазного режима управления ФМЗС,

В блок 14 памяти предварительно под действием сигналов извне на входы 15,16 и 9 записаны исходные начальные данные: по адресу А1 - число NJ определяющее количество выходных импульсов в пачке по выходам 52-54 и зависящее от числа элементов в выходном регистре (ВР).ФМЗС; по адресу А2 записано число S, определяющее количество выходных импульсов в пачке по выходам 49-51 и зависящее от числа строк зарядов, вводимых из СП и суммируемых в ВР ФМЗС между двумя последовательными выводами за- , рядов из ВР на выход ФМЗС; по адресу A3 записано число М, определяющее как количество импульсов, одновременно формируемых по выходам 46-51, и зависящее от количества строк в СН и СП ФМЗС, переносимых при перезаписи зарядов из СН в СП, так и определяющее количество пачек импульсов по выходам 49-54, задающее перенос стро из СП и В и из ВР на выход ФМЗС. Дополнительно используется ячейка памяти блока 14 по адресу АО. Могут быть использованы и другие адреса, если алгоритм управления меняется.

После исходного этапа записи начальных данных в блок 14 памяти через шины, подключенные к входам 15 и 16, под действием внешнего сигнала записи по шине к входу 19 записи, снимается внешний блокирующий сигнал с внешней тины к входу 18 считывания и начинается цикл работы устройства. Данные по адресам А1 - A3 в процессе формирования выходных сигналов

не изменяются, а данные, содержащиеся в блоке 14 памяти по нулевому адресу АО, меняются под действием импульсов записи - считывания, формируемых блоком 26 на входах 18 и 19

5 блока 14 памяти. В начале цикла управления по адресу АО блока 14 записано число М,

Основой работы устройства являет- ся выработка блоком 20 счета времен0 ных интервалов, длительность которых определяется величинами М, S, N, В процессе работы первоначально вырабатывается временной интервал Тд М .- f.

0

5

(фиг.З) с длительностью,

5 пропорциональной М, соответствующий переносу из СН в СП управляемой ФМЗС, Затем с помощью блока 26 формирования команд производится замена данных М на входе 23 блока 20 счета на величину S с последующим формированием этим блоком 20 временного интервала Т S- f (фиг.З), пропорционального числу S, В течение этого интервала в управляемой ФМЗС осуществляется перенос зарядов в ВР, Затем путем смены данных по входам 23 и подсчета импульсов с входа 21 блоком 20 счета формируется временной интервал Т Nf,, с длительQ ностью, пропорциональной N, в течение которого в управляемой ФМЗС заряды выносятся из ВР на выход.

Затем из блока 14 памяти в блок 20 счета записывается число М, из неg го под действием управляющих сигналов блока 26 вычитается единица, а результат вычитания переписывается по адресу АО в блок 14 памяти. Такой процесс циклически повторяется,на- чинйя с момента записи числа М в блок 20 счета до тех пор, пока содержимое блока 20 счета после очередного вычитания единицы не сравнивается с нулем. Это соответствует заверщеgg нию формирования цикла выходных сигналов устройства при управлении матричной ФМЗС в режиме выноса из СП массива зарядов через ВР ФМЗС на ее выход. После этого этапа осуществля0

ется перезапись в блоке 14 памяти числа М с адреса A3 по адресу АО, В результате выполнения последовательности, рассмотренных операций блоком 20 счета формируются сигналы с опре- целенной длительностью, поступающие на блок 7 формирования адресов,сигналы с адресного выхода 13 которого поступают на блок 36 комм тации,ко- |торый распределяет их по входам

управления блока 39 формироваадресу АО. В интервале време1т ТЗ ,(фиг. Зд) блок 20 осуществляет счет и пульсов, поступающих на его счетный вход 21 с выхода 33 блока 26 (фиг.Зд которые формируются из сигналов генератора 1 с его выхода 2 и количес во которых равно М, при этом момент окончания счета фиксируется появлен 10 ем на выходе 24 блока 20 счета уров ня логического нуля (фиг.Зг). Блок 36 KOMNfyTautHH в соответствии с адре ной комбинацией на адресных входах 38 при наличии внешнего разрешающения фазовых сигналов (фмг.4).Пачки выходных сигналов формируются из сигналов генератора 1 блоком 39 под дей- 15 г о сигнала на входе 37 формирует на ствием сигналов на его входах 43-45. одном из выходов сигнал (фиг.4д) с

Таким образом на одном блоке 20 счета за счет совмещения функций осуществляется операция счета чисел,определяемых числом строк в СП и СН ФМЗС, числом строк, переносимых в один фрагмент цикла в ВР ФМЗС из ее

длительностью, пропорциональной чисfтг вырабатываелу М, т.е. Тд, М

20

мой блоком 20 счета. Начало временно го интервала Т (фиг.4д) совпадает с моментом выставления адреса A3 в блоке 7 формирования адреса, а исходные логические уровни задаются при включении устройства.

СП, а также числом элементов в ВР ФМЗС. Длительность, временных интервалов на выходах блока 26 формирования команд определяется частотой тактового сигнала (фиг.Зб), поступающего с выхода 3 генератора 1 на вход 29 блока 26.

Рассмотрим более детально работу устройства.

В начале цикла в интервал времени Т1 (фиг.3ж,и) на вькодах 32 и 34 блока 26 (фиг.1) появляются уровни

логического нуля, под действием кото- ге при единице на входе A3 на выхо- рых в блоке 7 формирования адресов дах 46-51 (фиг.4з-н) осуществляется

40

формирование импульсов для управления фазами СН и СП управляемой МЗС в режиме перезаписи зарядов из СН в СП. В результате зарядовые сигналы из СН сдвигаются в СП ФМЗС.

В интервал времени Т4 (фиг.Зд) на выходах 34 и 32 блока 26 появляется

уровень логического нуля, при этом

выставляется нулевой адрес АО и производится чтение по этому адресу блока 14 памяти с записью результата чтения в блок 20 счета по входу 23. Далее в интервал времени Т2 (фиг.Зд)- появляется импульс окончания интервала времени управления выносом зарядов из СП управляемой ФМЗС (фиг.Зе), по которому в блоке 7 адресов выстав- 45 производится чтение блока 14 памяти ляется адрес A3, соответствующий чте- по нулевому адресу АО с одновремен- |Нию блока 14 памяти с одновременным ной записью результата чтения в блок |занвсением результата чтения М в блок 20 счета. Следующим тактовым импуль- 20 счета. Импульс с вывода 31 блока сом по выходу 3 генератора 1 в ин- 26 (момент времени Т2 на ) постузд . тервапе времени Т5 (фиг.З) на выхо- пает на входы схемы задержки, вьтол- де 33 блока 26 появляется уровень ненной на инверторе 73, резисторе 74, конденсаторе 75, элементе И-НЁ 76, после прохождения которой на выходах 35 и 32 блока 26 (фиг.3ж,к) появляются уровни логических нулей, при ,,- этом производится перезапись данных М с выходов 25 блока 20 в блок 14 па55

логического нуля с второго выхода дешифратора 65, при этом из содержимого в блоке 20 счета вычитается единица. Далее импульсами записи и выставления адреса блока 14 памяти в интервал Т6 (фиг.3ж,и) производится запись результата вычитания из блока 20 счета в блок 14 памяти. При этом

мяти по входам 16 данных по нулевому

483938

адресу АО. В интервале време1т ТЗ ,(фиг. Зд) блок 20 осуществляет счет импульсов, поступающих на его счетный вход 21 с выхода 33 блока 26 (фиг.Зд), которые формируются из сигналов генератора 1 с его выхода 2 и количество которых равно М, при этом момент окончания счета фиксируется появлени- 10 ем на выходе 24 блока 20 счета уровня логического нуля (фиг.Зг). Блок 36 KOMNfyTautHH в соответствии с адресной комбинацией на адресных входах 38 при наличии внешнего разрешающе15 г о сигнала на входе 37 формирует на одном из выходов сигнал (фиг.4д) с

длительностью, пропорциональной чисfтг вырабатываелу М, т.е. Тд, М

мой блоком 20 счета. Начало временного интервала Т (фиг.4д) совпадает с моментом выставления адреса A3 в блоке 7 формирования адреса, а исходные логические уровни задаются при включении устройства.

Блок 39 получает разрешение пропускания сигналов с генератора I на длительность интервала Тд,{фиг.4д) по входу 43. При этом коммутатор 82 (фиг.2) под действием единицы на его

входе разрешения пропускает на выходы 49-51 сигналы с выходов элемента 79 (при нуле на его входе разрешения на выходы 49-51 пропускаются сигналы с выходов элемента 80). В ито

формирование импульсов для управления фазами СН и СП управляемой МЗС в режиме перезаписи зарядов из СН в СП. В результате зарядовые сигналы из СН сдвигаются в СП ФМЗС.

В интервал времени Т4 (фиг.Зд) на выходах 34 и 32 блока 26 появляется

производится чтение блока 14 памяти по нулевому адресу АО с одновремен- ной записью результата чтения в блок 20 счета. Следующим тактовым импуль- сом по выходу 3 генератора 1 в ин- тервапе времени Т5 (фиг.З) на выхо- де 33 блока 26 появляется уровень

уровень логического нуля, при этом

производится чтение блока 14 памяти по нулевому адресу АО с одновремен ной записью результата чтения в бло 20 счета. Следующим тактовым импуль сом по выходу 3 генератора 1 в ин- тервапе времени Т5 (фиг.З) на выхо- де 33 блока 26 появляется уровень

производится чтение блока 14 памяти по нулевому адресу АО с одновремен- ной записью результата чтения в блок 20 счета. Следующим тактовым импуль- сом по выходу 3 генератора 1 в ин- тервапе времени Т5 (фиг.З) на выхо- де 33 блока 26 появляется уровень

логического нуля с второго выхода дешифратора 65, при этом из содержимого в блоке 20 счета вычитается единица. Далее импульсами записи и выставления адреса блока 14 памяти в интервал Т6 (фиг.3ж,и) производится запись результата вычитания из блока 20 счета в блок 14 памяти. При этом

происходит подсчет числа импульсов, равных числу строк, выносимых из СП,

В интервале времени Т7 (фиг.Зд) с помощью импульса чтения фиг,3и) осуществляется чтение блока J4 памяти по адресу А2 с записью результата S в блок 20 счета.

Затем в интервале времени Т8 (фиг.Зд) на счетный вход 21 блока 20 счета поступают импульсы через блок 26 по его выходу 33 (фиг.Зз), по входу 22 с выхода 34 блока 26, пульсы, частота которых задается генератором 1 по выходу 2 (фиг.За)S а момент окончания счета фиксируется появлением на выходе 2Д блока 20 счета уровня логического нуля (диаграмма г в окончание момента времени

,144839310

Длительность временного интервала Т9 равна временных интервалов Т4 - T6j чем обеспечивается равная временная вьщержка при подготовке операций переноса определенного количества строк в ВР из СП и выноса зарядов из ВР на выход ФМЗС. При необходимости из временных интервалов Тд

10 для управления СП ФМЗС (фиг.4е) и Т для управления ВР ФМЗС (г.4ж) можно исключить временной интервал, отводимый блоку 39 на выработку управляющих команд, соответственно уменьшив

15 S, N и TS, Т.

В интервале времени Т10 ((|иг.3д) на выходе 34 блока 26 появляется уровень логического нуля, с помощью кото- рого производится чтение блока 4

Т8 на фиг.З). В соответствии с выра 20 памяти по адресу А1 и запись резульботанной импульсной последовательностью и установленным адресом на входах 38 блок 36 формирует разрешающий импульс (.4е) с длительностью, пропорциональной числу Я, т.е. Тд S fTi который отправляется на вход 44 управления блока 39. На вьпсодах каждой из 3- групп т.е. на выходах 46-48; 49-51 или 52-54 блока 39 вырабатываются импульснь}е сигналы при условии появления логической единицы на входах 43 - 45 управления соответственно каждой из этих групп и логики работы блока 39 (фиг.2).

Так в результате поступления логической единицы с выхода блока 36 на вход 44 блока 39 формируется выходная импульсная последовательность на выходах 49-51 (фиг,4л-и),с помоар)Ю которой необходимое количество зарядовых строк ФМЗС переносится из ее секции памяти в ее выходной регистр.

В интервале времени Т9 (фиг.Зд) блок 26 формирования команд получает запрет на формирование импульсов в виде подачи на его вход 30 управления уровня логической единицы с выхода 11 блока 7 формирования адресов Сигнал запрета представляет собой выходной сигнал одного из выходш 1х разрядов счетчика 55. Появление сигнала запрета необходимо для исключения на этапе формирования сигналов управления выносом зарядов из выходного регистра (ВР) управляемой ФМЗС несанкционированной операции уменьшения на единицу числа, хранимого по адресу АО в блоке 14 памяти.

ата N в блок 20 счета; далее в интервале времени Т11 (фиг.Зд) блок 20 счета осуществляет счет импульсов, подаваемых на его счетный вход 21 от

генератора 1 через выход 33 блока 26. RnoK 36 коммутации в интервал времени Т11 поддерживает на его выходе, соединенном с входом 45 блока 39, уровень логической единицы, задаюЩий интервал длительностью, пропор циональной числу импульсов N, т.е.

l, ,-

N- fr-i Начало временного интер5

0

5

вала Т|({1Шг.4ж) совпадает с началом интервала Т9 (фиг.Зд и фиг.4а). Соответственно блок 39 получает разрешение по входу 45 на фор шрование последовательности импульсов (фиг.4о, з,р), которые предназначены для управления фазовыми выводами ВР ФМЗС, Момент окончания счета фиксируется появлением на выходе 24 блока 20 счета уровня логического нуля, которьй меняет адресную комбинацию на адресных выходах 12 блока 7 с адреса А1, на адрес АО. С этого момента (т.е. после завершения первого интервала Т11, фиг.З) начинается вновь под- цикл формирования выходных сигналов для управления переносом строк зарядов из СП ФМЗС в ВР и одновременный счет чисел, характеризующих число строк, вьшесенных из СП; адресная комбинация подциклов в полном цикле имеет следующую последовательность g АО,А2,А1,АО,А2,А1,АО,.... Адресной комбинации подцикла соответствуют следующие временные интервалы с реальными действиями над элементами устройства в последовательности д на

0

фиг. З; Т4 - чтение блока 14 памяти по адресу АО; Т5 - вычитание единицы из содержимого блока 20 счета; Тб - запись остатка М- 1-го числа невынесенных строк ФМЗС в блок 14 по адресу АО; Т7 - чтение блока 14 памяти по адресу А2 с одновременной записью S в блок 20 счета; Т8 - формирование интервала вьщержки сигна- лов л-н на фиг,4 управления переносом строк в ВР; Т9 - интервал выдержки, в течение которого не производится обмен сигналами между элементами устройства; Т10 - чтение блока

14памяти по адресу А1 с одновременной записью результата в блок 20 счета; Т1 - формирование интервала вьщержки выходных сигналов управления о-р на фиг.4 выносом зарядов из ВР ФМЗС на ее выход.

Длительность подцикла равна временному интервалу Т4 - Т11 включительно. При этом по адресу АО в бло- кё 14 памяти производится периодичес кая смена данных: М-1, М-2,... до О за счет периодического вычитания единицы из содержимого блока 20 счета и перезаписи результата в блок 4 памяти. Момент появления нулевого значения на выходах 25 блока 20 счета фиксируется формированием на выходе 31 блока 26 уровня логического нуля (фиг.Зе). На этом завершается цикл формирования сигналов по выходам 46-54 для управления ФМЗС (интервал Т12, фиг.Зд).

В момент окончания цикла управления при появлении импульса е (фиг.З) окончания цикла формирования управ- ляющих ФМЗС сигналов производится чтение блока 14 памяти по адресу A3 с записью результата чтения М в блок 20 счета. Затем на адресных входах

15блока 14 памяти появляется адрес АО и производится запись числа М с выходов блока 20 счета в блок 14 памяти по адресу АО, При этом блок 14 памяти приобретает исходные данные

по адресам: АО-М; A1-N; A2-S; АЗ-М. Затем при наличии команды пуска начинается сйедукщий/временной интервал II (фиг.Зд и 4а)и формирование соответствукщих ему команд и цикл работы устройства возобновляется,

В интервалах времени Т,, Тд, T«, в течение которых формируются сигналы управления BbbjocoM информации из фоточувствительной микросхемы,содер

жятся временные интервалы, необходимые для программирования на отдельных этапах блока 20 счета. Эти дополнительные интервалы учитываются при задании длительностей импульсов Т, Тд, Т путем программирования скорректированных чисел М, B и Кц,Например, нескорректированная длительность временного интервала Тд записывается в виде

т 4f,, -f sf;,,

а скорректированная записывается виде

4f:

- 4f,l.

ТЗ

где Б S - HiT j-Ti I

Процедура действий после подсчета определенного количества импульсов в блоке 20 счета включает выполнение следующих команд: чтение памяти по нулевому адресу АО, запись результат в блок 20 счета, вычитание единицы из содержимого блока 20 счета; запись в память результата по адресу АО и чтение памяти либо по единичному А1 либо по второму адресу А2 с записью результата в блок 20 счета. На выполнение указанных команд отводится временной интервал, занимающий четыре такта тактовых импульсов, определяемый следующим выражением:

где

Т29

г2.9 ТЭМаксимальная частота f.

- частота входных тактовых импульсов на втором тактовом входе 29 блока 26 формирования команд,равная частоте импульсов тактового генератора на его выходе 3, т.е. f f

J л .4 j

ггч огра- ничена минимальным временем циклов записи считывания блока 14 памяти, например, для элементов типа 155 РУ2, с рекомендуемыми временами записи - считывания 50-70 не, максимальная частота f до 10 МГц,

Изменение во времени формируемых устройством управления временных зависимостей выходных сигналов на К выходах соответствует изменению во времени состояния устройства управения. Общее количество состояний Р характеризует последовательность работы устройства на заданном отрезке

времени, переход из одного состоя -шя в другое псзпцествляется под действи- тактового сигнрла. Последовательности состояний Vгтройства управления соответствует последовательность выходных комбинаций сигналов, которые в свою очередь могут быть отнесены к одному из следующих типов

5 - полностью oтличaю циeqя комбинации JQ ними входами управления блока форми- или нерегулярно повторяющиеся комбинации; 2 - одна повторяющаяся под-ряд, комбит ация в течение некоторого времени выдержки, которое может быть измерено в количестве соответ- 15 ствующих последовательных состояний устройства; 3 группа последовательно осуществляемых выходных комбинаций, в свою очередь повторяющаяся несколько раз (цикл),20

рования фазовых сигналов,

2„ Устройство по п., о т л и - ч ающ е е ся тем что блок формирования адресов содержит счетчик адресов, вход данных которого соединен с выходом триггера данных, вход сброса которого соединен через инвертор с тактовым входом счетчика адресов и является первым входом блока формирования адресов, вход установки триггера данных соединен с первым входом первого элемента И и является вторым входом блока формирования адресов, выход переполнения счетчика адресов соединен с вторым входом первого элемента И, выход которого соединен с входом записи счетчика адресов, адресные выходы которого соединены с соответствующими первыми входами второго, третьего, четвертого и пятого элементов И и являются адресными выходами управления блока формирования адресов, вторые входы второго, третьего, четвертого и пятого элементов И объединены и являются третьим входом блока формирования адресов, выходы второго, третьего, четвертого и пятого элементов И являются адресными выходами блока формирования адресов, выход первого разряда счетчика адресов является выходом блока формирования адресов.

Формула изобретения

управления, содержащее генератор тактовых импульсов, первый, второй и третий выходы которого соединены с соответствующими тактовыми входами блока формирования фазовых сигналов блок коммутации, адресные входы которого соединены с адресными выходами управления блока формирования адресов, отлич ающее ся тем, что, с целью расширения функциональных возможностей, в него введены блок памяти, блок счета, блок формирования команд, причем четвертый и пятый выходы генератора тактовых импульсов соединены с соответствзпо- щими первым и вторым тактовыми вко- дами блока формирования команд вход управления которого соединен с выходом блока формирования адресов, адресные выходы которого соединены с соответствующими адресными входами блока памяти, входы данных которого соединены с соответствующими выходами данных блока счета, выход которого соединен с первым входом блока формирования адресов, второй вход которого соединен с первым выходом блока формирования команд,второй выход которого соединен с третьим входом блока формирования адресов, счетньй вход блока счета соединен с третьим выходом блока фомирования команд, четвертый выход которого соединен с входом установки блока счета я входом считывания

блока памяти, вход записи которого соединен с пятым выходом блока формирования команд, вход синхронизации которого соединен с выходом блока счета, входы данных которого соединены с соответствугощимн выходами данных блока памяти, выходы блока коммутации соединены с соответствуюними входами управления блока форми-

рования фазовых сигналов,

2„ Устройство по п., о т л и - ч ающ е е ся тем что блок формирования адресов содержит счетчик адресов, вход данных которого соединен с выходом триггера данных, вход сброса которого соединен через инвертор с тактовым входом счетчика адресов и является первым входом блока формирования адресов, вход установки триггера данных соединен с первым входом первого элемента И и является вторым входом блока формирования адресов, выход переполнения счетчика адресов соединен с вторым входом первого элемента И, выход которого соединен с входом записи счетчика адресов, адресные выходы которого соединены с соответствующими первыми входами второго, третьего, четвертого и пятого элементов И и являются адресными выходами управления блока формирования адресов, вторые входы второго, третьего, четвертого и пятого элементов И объединены и являются третьим входом блока формирования адресов, выходы второго, третьего, четвертого и пятого элементов И являются адресными выходами блока формирования адресов, выход первого разряда счетчика адресов является выходом блока формирования адресов.

3, Устройство по , отличающееся тем, что блок формирования команд содержит триггер управления, прямой выход которого соединен с первым входом первого элемента И, выход которого соединен с . тактовым входом счетчика управления, вход установки которого соединен с входом сброса триггера управления и с выходом второго элемента И, первый вход которого соединен с выходом пе- реполнения счетчика управления, а второй вход соединен с первым входом элемента И-НЕ, с первым входом третьего элемента И, с выходом первого элемента ИЛИ и через последова 5

тельно включенные инвертор и резистор - с вторым входом элемента И-НЕ выход элемента И-НЕ соединен с первми входами четвертого, пятого и шестого элементов И, вторые выходы третьего и пятого элементов И объеднены и соединены с первым выходом первго дешифратора, входы которого пораэ- рядно объединеныссоответств ующими входами второго дешифратора и соедине с выходами счетчика управления, выход второго дешифратора соединен с третьим входом третьего элемента И, инверсный выход триггера управления соединён с вторым входом шестого элемента И, третий вход которого является первым тактовым входом блока формирования команд, второй вход первого элемента И является вторым тактовым входом блока формирования команд, вход установки триггера управления соединен с первым входом

Q

16

первого элемента ИЛИ и является входом синхронизации блока формирования команд, вход управления первого дешифратора является входом управления блока формирования команд,второй выход первого дешифратора соединен с вторым входом первого элемента ИЛИ и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом шестого элемента И, третий выход первого дешифратора соединен с вторым входом четвертого элемента И и третьим входом пятого элемента И, конденсатор первым выводом соединен с вторым входом элемента И-НЕ, а вторым выводом - с общей шиной, выходы первого элемента ИЛИ, пятого элемента И, второго элемента ИЛИ, 0 третьего элемента И, четвертого элемента И являются соответственно с первого по пятый выходами блока формирования команд.

5

а iJnJ,лJ JlJ u lЛ-J1-П.JЛJl,

Ф1М1