Многоканальный формирователь последовательностей импульсов Советский патент 1987 года по МПК H03K3/64 

Изобретение относится к импульсной технике и может быть использовано в устройствах для выработки периодических последовательностей импульсов, управляющих микросхемами с зарядовой связью.

Цель изобретения - повышение быстродействия и повьшение надежности за счет сокращения емкости блоков памяти.

На фиг.1 представлена функциональная схема многоканального формирователя последовательностей импульсов; на фиг.2 - функциональная схема блока формирования периодических фазовых последовательностей импульсов (пример конкретной реализации).

Устройство содержит генератор 1 тактовых импульсов, блок 2 формирования периодических фазовых последовательностей импульсов с входом 3 и выходами 4-6, счетчик 7 адресов со счетным входом 8, входом 9 запуска (входная шина) и выходами 10-13 разрядов, блок 14 памяти с выходом 15, блок 16 оперативной памяти с входом 17 записи и выходами 18-20.

Выход генератора 1 соединен с входом 3 блока 2, выходы 4-6 которого соединены с входными шинами данных блока 16 оперативной памяти. Входная тина 9 зап уска соединена с входом запуска счетчика 7 адресов, счетный

fO

f5

20

25

30

элементов И 24-26, вторые входы кото- рух соединены с выходами соответствующих D-триггеров 27-29. Выходы элементов И 24-26 соединены с соответствующими выходами 4-6 блока 2.

Блок 2 формирования периодических фазовых последовательностей (фиг.2) содержит элемент ИСКЛОЧАЮЩЕЕ ИЛИ 30, сдвиговый регистр 31 с входом 32 синхронизации, элементы И 33-35, сдвиговый регистр 36 с входом 37 синхронизации, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 38,-инвертор 39.

Выходы двух разрядов сдвигового регистра 31 через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 38 соединены с его входом последовательной записи данных. Выходы двух разрядов сдвигового регистра 36 через элемент ИСКШОЧАЮи ЕЕ Р1ПИ 30 соединены с его входом последовательной записи данных. Первые входы элементов И 33-35 соединены с выходами разрядов сдвигового регистра 31, а вторые входы - с выходами разрядов сдвигового регистра 36. Выходы элементов И 33-35 являются выходами 4-6 блока 2. Вход 32 синхронизации непосредственно, а вход 37 синхронизации через инвертор 39 сое- динены с входом 3 блока 2.

Устройство работает следующим образом.

35

Последовательность импульсов с периодом Т с выхода генератора 1 поступает на вход 3 блока 2. По отрицательному перепаду напряжения на входе 23 синхронизации сдвигового регистра 22 происходит сдвиг информации на ративной памяти, выходы 18-20 которо- О ° разряд и запись в первый разряд го являются выходами устройства. сдвигового регистра 22 нуля или единицы с выхода элемента ИСКЛОЧАКЙЦЕЕ Блок 2 формирования периодических фазовых последовательностей импульвход 8 которого соединен с выходом 4 блока 2. Выходы 10-13 разрядов счетчика 7 адресов соединены с соответствующими адресными входами блока 14 памяти, выход 15 которого соединен с входом 17 записи блока 16 опес выхода элемента Ш1И 21, при помощи D-триггеров 27- 29 и логических элементов И 24-26

сов (фиг.1). содержит элемент ИСКЛЮЧА-45 обеспечивается перекрытие фазовых им- Ю1ЦЕЕ ИЛИ 21, сдвиговый регистр 22 с пульсов на выходах 4-6 на длитель- входом 23 синхронизации, логические элементы И 24-26, D-триггеры 27-29. Тактовые входы D-триггеров 27-29 объединены и соединены с входом, 23 синх- jfj ну 9 запуска логического нуля счет- ронизации сдвигозого регистра 22 и входом 3 блока 2. Первьш и второй выходы разрядов сдвигового регистра 22 через элемент ИСКШОЧАЮПЩЕ ИЛИ 21 соность импульса t, поступающего на вход 23 синхронизации сдвигового регистра. 22. С приходом на входную щичик 7 адресов получает разрещение на подсчет числа входных импульсов. По счетному входу 8 счетчика 7 адресов производится подсчет числа импульединены с его входом последовательной 5 сов одной из фаз, например первой с записи данных. Выходы разрядов сдви- выхода 4, поступающих на входные ши- 22

гового регистра 22 соединены с информационными входами соответствующих D-триггеров 27-29 и первыми входами

ны данных блока 16 оперативной памяти. Блок 14 памяти запрограммирован таким образом, -что по адресам мень

5

0

5

0

элементов И 24-26, вторые входы кото- рух соединены с выходами соответствующих D-триггеров 27-29. Выходы элементов И 24-26 соединены с соответствующими выходами 4-6 блока 2.

Блок 2 формирования периодических фазовых последовательностей (фиг.2) содержит элемент ИСКЛОЧАЮЩЕЕ ИЛИ 30, сдвиговый регистр 31 с входом 32 синхронизации, элементы И 33-35, сдвиговый регистр 36 с входом 37 синхронизации, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 38,-инвертор 39.

Выходы двух разрядов сдвигового регистра 31 через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 38 соединены с его входом последовательной записи данных. Выходы двух разрядов сдвигового регистра 36 через элемент ИСКШОЧАЮи ЕЕ Р1ПИ 30 соединены с его входом последовательной записи данных. Первые входы элементов И 33-35 соединены с выходами разрядов сдвигового регистра 31, а вторые входы - с выходами разрядов сдвигового регистра 36. Выходы элементов И 33-35 являются выходами 4-6 блока 2. Вход 32 синхронизации непосредственно, а вход 37 синхронизации через инвертор 39 сое- динены с входом 3 блока 2.

Устройство работает следующим образом.

Последовательность импульсов с пе риодом Т с выхода генератора 1 поступает на вход 3 блока 2. По отрица тельному перепаду напряжения на вход 23 синхронизации сдвигового регистра 22 происходит сдвиг информации на ° разряд и запись в первый разряд сдвигового регистра 22 нуля или единицы с выхода элемента ИСКЛОЧАКЙЦЕЕ

с выхода элемента Ш1И 21, при помощи D-триггеров 27- 29 и логических элементов И 24-26

обеспечивается перекрытие фазовых им- пульсов на выходах 4-6 на длитель- ну 9 запуска логического нуля счет-

ность импульса t, поступающего на вход 23 синхронизации сдвигового регистра. 22. С приходом на входную щиобеспечивается перекрытие фазовых им- пульсов на выходах 4-6 на длитель- ну 9 запуска логического нуля счет-

чик 7 адресов получает разрещение на подсчет числа входных импульсов. По счетному входу 8 счетчика 7 адресов производится подсчет числа импульсов одной из фаз, например первой с выхода 4, поступающих на входные ши-

ны данных блока 16 оперативной памяти. Блок 14 памяти запрограммирован таким образом, -что по адресам мень31

шим S в блоке 1А памяти записаны единицы, поступающие с вьгхода 15 блока 14 памяти на вход 17 записи блока 16 оперативной памяти, который работает в режиме сквозного пропускания импульсов с входных шин данных на выходы 18-20. По достижении адреса, соответствующего значению S, на выходе 15 блока 1А памяти появляется нуль, при помощи которого в блок 16 оперативной памяти записывается информация , присутствующая на входной шине данных блока 16 оперативной памяти в этот момент времени, и запрещается прохождение данных с вхо- дов на выходы 18-20 блока 16 оперативной памяти (фиг.2).

Работа устройства с блоком 2 по фиг.2 аналогична описанному и оно работает следующим образом.

Но отрицательному перепаду напряжения на входе 32 синхронизации сдвигового регистра 31 происходит сдвиг информации в сдвиговом регистре 31 на один разряд и запись в его первый разряд нуля или единицы с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 38.

Тактовые импульсы с выхода генератора 1 в инвертированном виде через инвертор 39 поступают на вход 37 синхронизации сдвигового регистра 36, при этом импульсы на его выходах оказываются сдвинутыми относительно импульсов на выходах сдвигового регистра 31 на длительность им- пульса t генератора 1. С помощью элементов И 33-35 обе.спечивается формирование перекрытия выходных фазовых импульсов блока 2, поступающих на выходы 18-20 устройства, на вели- чину длительности импульса генератора 1 тактовых импульсов.

Формула изобретения

. Многоканальный формирователь последовательностей импульсов, содержащий генератор тактовых импульсов, счетчик адресов, выходы разрядов которого соединены с соответствующи- ми адресными входами блока памяти, отличающийся тем, что, с целью повыщения быстродействия и повышения надежности, в него введены блок формирования периодических фазовых последовательностей импуль

Ш 15

20

25

30 35 0

5

0 5

644 .

сов и блок оперативной памяти, причем выход генератора тактовых импульсов подключен к входу блока формирования периодических фазовых последовательностей импульсов, выходы которого подключены к соответствующим входным шинам данных блока оперативной памяти, счетный вход счетчика адресов подключен к первому выходу блока формирования периодических фазовых последовательностей импульсов, а выход блока памяти подключен к входу записи блока оперативной памяти, вход запуска счетчика адресов соединен с щиной запуска.

2.Многоканапьньй формирователь по п. 1, отличающийся тем, что блок формирования периодических фазовых последовательностей импульсов содержит сдвиговый регистр, выходы разрядов которого соединены

с информационными входами соответствующих D-триггеров и первыми входами соответствующих элементов И, вторые входы которых соединены с выходами соответствующих D-триггеров, вход блока соединен с входом синхронизации сдвигового регистра и объединенными тактовыми входами D-триггеров, первый и второй выходы сдвигового регистра через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с его входом последовательной записи данных, выходы элементов И являются выходами блока.

3.Многоканальный формирователь по п. 1, отличающийся тем, что блок формирования периодических фазовых последовательностей импульсов содержит первый сдвиговый регистр, выходы которого соединены с первыми входами элементов И, второй сдвиговый регистр, выходы которого соединены с вторыми входами элементов И, первый и второй выходы разрядов каждого сдвигового регистра через элементы ИСКП10ЧА1 ЩЕЕ ИЛИ соединены с их входами последовательной записи данных, вход блока соединен с входом синхронизации первого сдвигового регистра непосредственно, а с входом синхронизации второго сдвигового регистра через инвертор, выходы элементов И являются выходами блока. .

Редактор С.Пекарь

Составитель Ю.Сибиряк

Техред В.КадарКорректор Г.Решетник

Заказ 285/57 Тираж 902 . Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская иаб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

(pua2.

Изобретение относится к импульсной технике и может быть использовано в устройствах для выработки периодических последовательностей импульсов, управляющих микросхемами с зарядовой связью. Целью изобретения является повьшение быстродействия и повьшение надежности за счет сокращения емкости блоков памяти. Устройство содержит генератор I тактовых импульсов, счетчик 7 адресов со счетным входом 8, входом 9 запуска и выходами разрядов 10-13, блок 14 памяти с выходом I5. Для достижения поставленной цели в формирователь введены блок 2 формирования периодических фазовых последовательностей импульсов с входом 3 и выходами 4-6, блок 16 оперативной памяти с входом 17 записи и выходами 18-20, образованы новые связи. Предложен пример конкретной реализации блока 2. 2 з.п. ф-лы, 2 ил. с € (Л Ъ