Устройство для управления электродвигателем переменного тока Советский патент 1989 года по МПК H02P7/42 

На фиг.З, sinei, показана синусоидальная кривая. Если записать в по

стоянное программируемое запоминающее устройство 12 значения синусоиды в промежутке О - Т/2, то можно сформировать синусоидальньй сигнал, исходя из следукщих соображений. В промежутке О - Т/2 или в соответствую- щем ему цифровом значении 0-2 требуется на выходе постоянного ,програм- мируемого запоминающего устройства 12 код восходящей ветви синусоиды. В промежутке и /2 -7 (или в цифровом значении ) требуется код падающей ветви синусоиды. Это достигается тем, что инвертор I1 кода, представляющий собой (т-1)-ю ячейку, ИСКЛЮЧАЮЩЕЕ ИЛИ, в зависимости от зна- чения сигнала на выходе т-го разряда сумматора 10 (фиг.З, Ск,) пропускает прямой иди инвертированный код с выходов (га-1)-х младших разрядов сумматора 10, причем код на выходе этих разрядов задает угол в промежутке О - /2. Знак синусоиды определяется только значением сигнала на выходе старшего (т+1)-го разряда сумматора 10 (фиг.З, ). Таким образом, на выходе постоянного программируемого запоминающего устройства 12 получается код синусоидального сигнала без учета знака (фиг.З, sinoim). Код на выходе инвертора I1 кода пока- зан на фиг.З, формирования многофазного синусоидального сигнала используется принцип разделения во времени. Цифровой генератор 9 пилы задает угол первой фазы в промежутке О - 21Г. Для формирования п-й фазы требуется в определенный промежуток времени прибавить к углу первой фазы требуемый угол, определяющий сдвиг

0

5 0 5 0 5

0

5

фазы относительно первой. Эту функцию осуществляет сумматор 10, складывающий код угла первой фазы и код сдвига фаз, вырабатьшаемый задающим генератором 14, в состав которого входят счетчик 22, дешифратор 23 и блок 24 задан11я угла.

Рассмотрим работу цифрового бло- ка 7 формирования пилообразного СИ1- нала. Сигнал с выхода блока 5 рассогласования поступает на вход преобразователя 25 напряжение - частота, на выходе которого имеем последовательность импульсов с частотой f , которая зависит от управляющего напряжения Up (фиг. 5, f, и Up). Сигнал с выхода делителя 26 частоты поступает на вход обнуления регистра цифрового генератора 27. На счетный вход цифрового генератора 27 пилообразного сигнала поступают импульсы с преобразователя 25 напряжение - частота. Выход цифрового генератора 27 пилообразного сигнала представляет собой (т-1)-й разрядный параллельный двоичный код. Формирователь 28 запрета счета представляет собой (т-1)-й вхо- довый логический элемент И-НЕ. При переполнении регистру цифрового генератора 27 с выхода формирователя 28 запрета счета на вход запрета цифрового генератора 27 поступает сигнал логического О и счет останавливается. При приходе на вход обнуления регистра цифрового генератора 27 пилы тактового импульса (фиг.З, f-такт) с выхода делителя 26 частоты происходит обнуление выходных регистров цифрового генератора 27, представляющего собой (т-1)-й разрядный счетчик. Делитель 26 частоты делит высокую частоту импульсов синхронизации. В

делителе 26 частоты формируются короткие импульсы (фиг. 5, f-такт), ко-г торые определяют несущую частоту ши- ротно-кмпульсной модуляции. На фиг.5 Ац показано изменение числового зна

чения кода на выходе цифрового генератора 27 в зависимости от напряжени Up на выходе блока 5 рассогласования Код с выхода цифрового генератора 27 (фиг.6, Ац) поступает на первые входы схемы 13 сравнения, на выходе которой формируется сигнал логической 1 (фиг.6, М) в случае, когда числовое значение этого кода меньше число вого значения с выхода постоянного программируемого запоминающего устройства 12 (фиг.6, ). Б зависимости от значения сигнала на вькоде старщего (т+1)-го разряда сумматора 10 (фиг. 6, ) коммутатор 18 полупериодов разделяет промодулирован- ный несущей частотой синусоидальный сигнал на полупериоды (фиг.6,

М-).

При формировании многофазных сигналов принцип работы инвертора 1I кода, постоянного программируемого запоминающего устройства 12, схемы 13 сравнения и коммутатора 18 ползшерио дов не изменяется, а для разделения по фазам модулированного п-фазного сигнала используются оперативные запоминающие устройства 16, которые представляют собой D-триггеры, на ин формационные входы которых приходят модулированные многофазные сигналы полупериодов, а на входы записи при

М и

ХОДЯТ импульсы (фиг.4, f,...f) с со

ответствуняцего выхода дешифратора 23 которыми производится выборка импульсов нужной фазы. На силовые.ключи инверторов 2 приходит модулированный сигнал нужной фазы. На фиг. 6, показана форма модулированного напря жения, поступающего на обмотку электродвигателя.

Блок 24 задания угл.а представляет собой в общем случае постоянное прог

раммируемое .запоминающее устройство, куда записываются углы каждой из п фаз. Однако в некоторых случаях возможна замена стандартных постоянно программируемых запоминающих уст-

50

,

(5)

лР к- 9

3 - Z.

е«

Аналогично можно найти числа, соответствующие углам 21, 2 v/3, W/3

ройств на более простые схемные реще- 55 « нечетньк т. Дпя управления трех- ния блока 24 задания угла. При ис- фазным двигателем требуется получить пользовании устройства для управления УГлы сдвига фаз синусоид 2W3 и 4../3, двухфазным двигателем блок 24 задания что.соответствует прибавлению к коду угла соединяет нулевую.точку источни- Угла первой фазы соответственно чисел

с

15571416

ка питания (.цифровых схем с первьп и входами всех, кроме т-го, разрядов сумматора 10, а его первый вход т-го разряда соединен с вторьм выходом дешифратора 23, так как требуемый угол сдвига фаз для двухфазного двигателя равен и /2, что соответствует числовому значению кода первого слагаемого

15

10 сумматора 10-2

1 в двоичном коде это число выглядит как 1 в т-м раз

ряде (формула (1). Для управления трехфазным двигателем блок 24 задания угла соединяет все нечетные первые входы сумматора 10 с вторым выходом дешифратора 23, а все четные первые входы сумматора 10 - с третьим выходом дешифратора 23. Такая схема соединений вытекает из следующих соображений. Из (1) следует что числу соответствует угол 2Т. Можно доказать что

т+а

т+

2 + 2,

+ 2 +

2Ъ + (2 -н ) + + 2) + ... +

.3. (2)

число

где для определенности m - четное

число

2-2

3

т-1 + 2 3 2

Углу 4 и соответствует число .т-и т+2

+ 2

-ь (1

+ 2)

+ 2 + 2

+ 2.

(3)

Используя (3), находим число, соответствующее углу

2-2

(П4-2.

.ген

m-ti

tYI+(

3 3

Используя (4), находим число, сответствующее углу

9 inti .

-f--r2 . е (4)

,

(5)

лР к- 9

3 - Z.

е«

с

mt- 1

5

V M ъ zL и / , которые соответe o

с.твенпо содержат единицы в четных ил

нечетных разрядах.

На фиг. 2, показано формирование числовых значений углов трехфазной системы в соответствии с импульсами (фиг. 3, f, f, fj) на выходе дешифратора 23. На фиг. 7 показана схема блока 24 задания угла для управления шестифазным электродвигателем, где с целью упрощения конструкции блок 24 задания угла состоит из двух элементов 2 ИЛИ 29 и 30, одного элемента 3 ИЛИ 31, причем четвертый, пятый и шестой выходы дешифратора 23 соединены с входами элемента 3 ИЛИ 31, выход которого сое- (Динен с первым входом старшего (т+1) го разряда сумматора 10, остальные первые нечетные вЛэды которого соединены с выходом элемента 2 ИЛИ 29, а остальные первые четные входы сумматора 10 соединены с выходом элемента 2 ИЛИ 30, входы которого соединены с третьим и шестым входами дешифратора 23, второй и пятый выходы которого соединены с входами элемента 2 ИЛИ 29.

Аналогично, как и для управления трехфазным двигателем, для управлени шестифазным двигателем на первых входах сумматора 10 с помощью элементов 2 ИЛИ 29 и 30 и элемента 3 ИЛИ 31 формируются коды, числовые значения которых соответствуют углам ir/3, . 21Г/3,Чк, 4(Г/3, З, которые находим из (1) и (5):

oVTi-tlrn-(

. 9 - 5 9

|| / J . / - / /

263

, пи-2

,2е

(6)

(7)

, m+i

-2 +

S:2«E i .22

5

0

5

дом старшего (т+1)-го разряда сумматора 10, первый вход т-го разряда которого соединен с выходом элемента 6 I-UIH 34, а остальные нечетные первые входы сумматора 10 соединены с выходом элемента 4 ИЛИ 32, а четные соединены с выходом элемента 4 ИЛИ 33, входы которого соединены с третьим, шестым, девятым и двенадцатым выходами дешифратора 23, второй, пятый, восьмой и одиннадцатый выходы которого соединены с входами элемента 4 ИЛИ 32, а четвертый, пятый, шестой, десятый, одиннадцатый и двенадцатый выходы соединены с входами элемента 6 ИЛИ 34.

Таким же образом, как и для управления шестифазным двигателем, для управления двенадцатифазньп двигателем на первых входах сумматора 1 О с помощью элементов 4 ИЛИ 32 и 33 и элементов 6 ИЛИ 34 и 35 формируются коды, числовые значения которых соответствуют углам Т/б, ir/3, ii/2, 21Г/3, 5W6, 1, 71Г/6, , 37/2, , 11Г/6, которые находим из формул (6) - (10): г- т-а ,„

30

35

, 2С

Изобретение относится к электротехнике и может быть использовано для частотного управления электродви гателями. Целью изобретения является упрощение. Устройство для управления электродвигателем 3 переменного тока содержит управляемый преобразователь 1 частоты, составленный из инверторов 2.1-2,п по количеству фаз электродвигателя 3, датчик 4 измеряемого параметра, блок 5 рассогласования, преобразователь 6 напряжение-частота, блок 7 формирования пилообразного сигнала, цифровой блок 8 формирования гармонического сигнала, цифровую схему 13 сравнения, задающий.генератор 14, формирователь 15 импульсов, генератор 17 импульсов синхронизации. За счет выполнения формирователя 15 импульсов из инвертора 19, двух логи- ч еских элементов 2И 20, 21 и оперативно-запоминающих устройств 16.1- 16.2п уменьшается В п раз количество блоков 8 формирования гармонических сигналов, уменьшается объем постоянно программируемого запоминающего устройства 12, т.к. формирование амплитуды и частоты управляющего сигнала производится в цифровом виде на одних и тех же элементах, что упрощает устройство и гарантирует симметричность выходных напряжений фаз преобразователя. 8 ил. с (Л

На фиг. 8 показана схема блока 24 задания угла для управления двенадца- тифазным электродвигателем, где блок 24 задания угла состоит из элементов 4 ИЛИ 32 и 33, элементов 6 ИЛИ 34-и 35, причем седьмой, восьмой, де- вятый, десятый, одиннадцатый и двенадцатый выходы депгифратора 23 Соединены с входами элемента 6 ИЛИ 35, вы- xo;i которого соединен с первым вхо2еI

Предлагаемые схемы блока 24 задания угла для частотных случаев позволяют с помощью соответствующих соеди- ненш и использования логических элементов заменить дорогие стандартные постоянно программируемые запоминающие устройства, треб тощие также яяии си программы.

9U

Благодаря указанной схеме устройства управления у прощается конструкция, так как в п раз уменьшается количество формирователей 18 гармонических сигналов, и которых исключается преобразователь код - аналог и уменьшается объем постоянного программируемого запоминающего устройства 12 (наиболее дорогостоящие бло-;:.: ки), так как формирование амплитуды и частоты управляющего сигнала производится в цифровом виде и на одних и тех же элементах, гарантируется равная величина частот и амплитуд вы- ходных фаз преобразователя частоты, увеличивается помехоустойчивость, уменьшается зависимость работы устройства от температуры и колебаний питающего напряжения.

Формула изобретения

Устройство для управления электродвигателем переменного тока, содержа- щее управляемый преобразователь частоты, составленный из силовых инверторов по количеству фаз электродвигателя,датчик измеряемого параметра электродвигателя, выход которого сое- динен. с первым входом блока рассогласования, второй вход которого служит дпя подачи сигнала задания, а выход указанного блока соединен с входом преобразователя напряжение - частота и с информационным входом цифрового блока формирования пилообразного сигнала, цифровой блок формирования гар- |монического сигнала, составленный из последовательно соединенных цифро- вого генератора пилы, цифрового сумматора, инвертора кода и постоянно- программируемого запоминающего устройства, выходы которого образуют выходы блока формирования гармоничес- кого сигнала и соединены с первыми входами цифровой схемы сравнения, вторые входы которых соединены с выходами цифрового блока формирования

4110

пилообразного сигнала, задакнций генератор, формирователь импульсов, включающий в себя оперативные запоминающие устройства, генератор импульсов синхронизации, соединенный с входами синхронизации преобразователя напряжение - частота, цифрового блока формирования пилообразного сигнала и задающего генератора, вход цифрового генератора пилы образует вход цифрового блока формирования гармонического сигнала и подключен к выходу преобразователя напряжение - частота, первый вход формирователя импульсов соединен с выходом цифровой схемы сравнения, вторые входы формирователя импульсов соединены с выходами задающего, генератора и связаны с вторыми входами цифрового сумматора, выходы формирователя -импульсов соединены с управляющими входами преобразователя частоты, отличающее- с я тем. Что, с целью упрощения, формирователь импульсов снабжен коммутатором полупериодов, составленным из инвертора и двух логических элементов 2И, первые входы которых объединены и -образуют первый вход формирователя импульсов, второй вход первого логического элемента 2И соединен с выходом инвертора, вход которого соединен с вторым входом второго логического элемента 2И и образует третий вход формирователя импульсов, соединенный с выходом старшего разряда цифрового сумматора, выходы оперативных запоминающих устройств образуют выходы формирователя импульсов, первые входы четных оперативных запоминающих устройств объед гаены и подключены к выходу второго логического элемента 2И, первые входы нечетных оперативных запоминающих устройств объединены и подключены к выходу первого логического элемента 2И, вторые входы оперативных запоминающих устройств попарно объединены и образуют вторые входы формирователя импульсов.

У /

/ f f

m n i-i n 1-1 n п n-«

1-1 rS i-tl n n-СЭ-n0n-J3

n 1 о-п в.г

2Я сС

ие.З

П

П

n

n

П

n

n

n

n

n-1 n

JDL

L

fnl/f .

fmoKfJi

Аи,

Wm

n

n

n

n

n

n

n

1

n

n

JIL

д- и.

Up

Фиг. 5

.

х7

sL

ЛУ

N

а

Si

Ч)

%

«bi

( V

Фаз.7