Запоминающее устройство с сохранением информации при отключении питания Советский патент 1989 года по МПК G11C29/00 G06F12/16 

Изобретение относится к вычислительной технике и может быть использовано в .системах управления, к которым предъявляются требования по сох- ранению информации в оперативном запоминающем устройстве при аварийном отключении питания.

Целью изобретения является повышение надежности устройства.

На фиг. 1 приведена функциональна схема устройства; на фиг. 2 - принципиальная схема устройства для одного разряда, вьтолненного на базе микросхемы 537РУ2А.

Устройство содержит блок 1 оперативной памяти, резервный 2 и основно 3 источники питания, элемент 4 развязки, элемент 5 задержки, формирователь 6 сигнала запрета, ключ 7 и вход 8 сигнала выборки.

Устройство, реализованное для одного разряда (см. фиг.2), содержит микросхемы 9 памяти (на фиг. 2 показана микросхема типа 537РУ2А), per у зервньй источник питания, вьшолнен- ный на конденсаторе 10 и резисторе 11, элемент развязки, выполненный на диоде 12, шину 13 основного питания (основной источник питания не лока- зан), элемент задержки, выполненный на конденсаторе 14 и резисторе 15, формирователь сигнала запрета, вы-. полненный на транзисторах 16-19, входящих в сборку НТ251, конденсаторе 20 и резисторах 21-25, ключ, выполненный на микросхеме 26 типа 564КТЗ, имеющей входы 27, 28 и выход 29, шину 30 нулевого потенциала.

Устройство работает следующим об- разом. ,

При отключении и включении основного писания формирователь 6 вырабатывает сигнал, блокирующий передачу через ключ 7 сигнала выборки .на мик- росхему 9 памяти. .

В момент отключения питания отрицательный потЕшщал вызванный разрядом конденсатора 2, прикладывается к базе транзистор.а 18, вызьшая его быстрое закрытие и открытие транзистора 19, обеспечивающего появление блокирующего (низкого) потенциала на входе 28 микросхемы 26. При окончательном отключении питания данный потенциал на входе 28 поддерживается путем его вьщачи через резистор 22.

При включении: основного питания блокирующий потенциал на входе формирователя 6 удерживается до тех пор, пока не зарядится конденсатор 14 элемента задержки и не вызовет открытие транзистора 16, потенциал на коллекторе которого обеспечит закрытие . транзистора 17, шунтирующего транзистор 19.

Во время действия сигнала та как сигнгш выборки, так и помехи, возникающие на входе 27 микросхемы 26, не проходят в микросхему 9 памяти. Блок оперативной памяти находится в режиме невыборки и поэтому помехи / возникающие на адресных, информационный и управляюпщх шинах, не.оказьшают на него отрицательного влияния.

При отсутствии сигнала запрета блок 1 оперативной памяти управляется сигналами выборки, поступающими с входа 8 в ключ 7 на вход 27 микросхемы 26 и далее на микросхемы 9 памяти. Поскольку ключ 7 (микросхема 26) з&- питывается от резервного источника питания, то в момент отключения (включения) основного питания генерация помехи на вьпсоде 29 исключается.

Формула изобретения

Запоминающее устройство с сохранением информации при отключении питания , содержащее блок оперативной памяти, резервный и основной источники питания, элемент развязки и элемент задержки, причем вход питания блока оперативной памяти соединен с,выходом резервного источника питания и выходом элемента развязки, вход которого подключен к выходу основного источника питания и входу элемента задержки, отличающееся тем, что, с целью повьш1ения надежности устройства оно содержит.формирователь сигнала запрета и ключ, выход которого соединен с входом обращения блока оперативной памяти, информационный вход ключа является входом сигнала выборки устройства, вход питания ключа соединен с выходом резервного источника питания, управляннций вход ключа соединен с выходом формирователя сигнала запрета, вход питания которого соединен с выходом основного источника питания , информациоаный вход формирователя сигнала запрета подключен к выходу элемента задержки.

2

SSi

11

I I I I I I i I I IIт iT

N.

±

U Iт iT

h

шР

HI

H

Изобретение относится к вычислительной технике и может быть использовано в системах -управления, к которым гфедъявляется требование по сохранению информации в оперативном запоминающем устройстве при аварийном отключении питания. Цель изобретенияповьпление надежности устройства за счет исключения воздействия помех, возникающих при отключении и включении основного питания, на функционирование блока оперативной памяти. Во время действия помех формирователь 6 вырабатывает сигнал запрета, поступающий на ключ 7, который осуществляет блокировку выполнения режима выборки в блоке 1 оперативной памяти, хране1ше информации в котором обеспечивается за счет энер1лии резервного источника 2 питания. В рабочем режиме функционирование устройства обеспечивается основны источником 3 питания, подключаемым к блоку 1 оперативной памяти через эле.зент 4 развязг.- ки, и возможностью прохождения сигналов выборки через ключ 7 на вход бло- jKa 1 оперативной памяти. 2 ил. е (Л с 4 П 00 00 (О.. ю

.

-тЭ

i:

ж

Й

N

Hh