Функциональный преобразователь Советский патент 1989 года по МПК G06G7/26 

00 О5

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - расширение области применения за счет формирования произведения второй переменной на функцию от первой переменной. Функцио напьный преобразователь содержит генератор 1 импульсов, элементы И 2, 3, 11 и 12, реверсивный счетчик 4, блоки 5, 18, 25 и 26 памйти узловых значений абсцисс, ординат, коррекции длины участка и приращения ор

фие.

динат, элементы ИЛИ 6 и 14, регистры 7, 19 и 21, цифроаналоговые преобразователи 8 и 16, компа раторы 9 и 10, триггер 13, вычитающий усилитель 17, мультиплексор 20, умножающие цифроаналоговые преобразователи 23, 27 и 28, аналоговый перемножитель 24, суммирующий усилитель 29, блок 30 выборки-хранения. Принцип действия преобразователя основан на кусочно- линейной аппроксимации функций с произвольным расположением

1 - Изобретение относится к автома- I тике и вычислительной технике, в 1 частности к устройствам кусочно-ли- j нейной аппроксимации, и может быт ,, использовано в аналого-цифровых : вычислительных системах для рёали- ; лизации функциональных зависимо- ; стай вида у z.f(x), где у, z, х - величины, представленные в аналоговой форме.

Цель изобретения - расширение области применения за счет формирования произведения второй переменной ; на функцию от первой переменной.

: На фиг. 1 изображена блок-схема функционального преобразователя; на фиг. 2 - график возможного измене ния аргумента на уча.стках аппроксимации функции.

Функциональный преобразователь содержит генератор 1 импульсов, первый и второй элементы И 2 и 3, реверсивный счетчик 4, блок 5 памяти узловых значений абсцисс, первый элемент ИЛИ 6, первый регистр 7, первьт цифроаналоговый преобразователь 8, первый и второй компараторы 9 и 10, третий и четвертый элементы И 11 и 12, триггер 13, второй элемент ИЛИ 14, вход 15 первой переменной преобразователя, второй циф- роаналоговый преобразователь 6, вычитающий усилитель 17, блок 18 па. мяти узловых значений ординат, второй регистр 19, мультиплексор 20, третий регистр 21, вход 22 второй переменной, первый умножающий цифро2369

узлов аппроксш ации. Расширение области применения достигается за счет вычисления по разностной интерполяционной формуле, первое слагаемое которой представляет собой произведение второй переменной на код узлового значения ординаты воспроизводимой функции первой переменной, а второе слагаемое - произведение второй переменной на код приращения

ординаты функции и код коррекции длины участка аппроксимации. 2 ил.

аналоговый преобразователь 23, логовый перемножитель 24, блок 25 памяти коррекции длины участка, блок 26 пaмяtи приращения ординат,

.второй умножающий цифроаналоговый преобразователь 27, в состав которого входят инвертор и ключ, третий умножающий цифроаналоговый преобразователь 28, суммирующий усилитель

29 и блок 30 выборки-хранения.

Принцип действия преобразователя основан на кусочно-линейной аппроксимации функций с произвольным заданием узлов аппроксимации, при этом воспроизведение функций вида у z.f(x) основьтается на реализации разностной интерполяционной формулы

20

у z.y.

+ Z X.

значение второй переменной; начальное значение ординаты на i-M участке аппрокси- мации;

приращение ординаты на i-м

участке аппроксимации; значение первой переменной; приращение абсциссы на

i-M участке аппроксимации минимально возможная длина

участка аппроксимации длина i-го участка аппрок- симации.

5 и 18 памяти заносятся ых значений аргумента х у, соответственно, а в

блоки 25 и 26 памяти - коды коррекции длины участка

4х,

м«н

И приращения

dxj

(включая знак) ординат лу соответственно . Вычитающим усилителем 17 осуществляется вычисление х .

V- .- v . J

В исходном состоянии реверсивный счетчик 4, реги стры 7, 19 и 21, а также триггер 13 установлены в нуль. Нулевое значение на выходе триггера 13 подключает к адресным входам блоков 25 и 26 памяти выходы счетчика 4, а единичное - выходы регистра 21.

По нулевому коду счетчика 4 из блоков 5 и 18 памяти извлечены коды с При этом компараторы 9 и 10 установлены в единичное состояние, по которому триггер 13 устанавливается в единичное состояние, через элемент ИЛИ 14 управляет блоком 30, устанавливая режим хранения, а на выходе элемента И I1 формируется импульс с генератора 1. По переднему фронту импульса через элемент ИЛИ 6 в регистр 7 заносится код Xjj, в регистр 19 - код Ур, а в регистр 21 - нулевой код счетчика 4. По заднему фронту импульса счетчик 4 устанавливается в следующее состояние и из блоков 5, 18, 25 и 26 памяти извлек коды X ,, у,

Дх

Лх,

/чин

Лу. .При

этом компаратор 9 устанавливается в нулевое состояние, а компаратор 10 остается в единичном состоянии. В результате этого блок 30 переходит в режим выборки и выход генератора 1 будет заблокирован.

Рассмотрим работу функционального преобразователя в соответствии с фиг.. 2.

При поступлении на входы 15 и 22 аргумента х. и второй переменной гсоответственно:преобразователь начинает воспроизведение функции в соответствии с формулой разностной интерполяции (1) на первом участке аппроксимации. В момент времени, t, входной аргумент х достигает значения аргумента первой узловой точки X J и на выходе компаратора 9 устанавливается единичное значение. В результате этого блок 30 переходит в режим хранения на время переходных процессов, возникающих при смене кодов на выходах блоков 25 и 26

памяти и регистра 19. На выходе элемента И 11 формируется передний Фронт импульса с выхода генератора 1, по которому в регистры 7 и 19 запи- сьюаются коды х и у,, а в регистр 21 - код счетчика 4. По заднему фронту этого импульса счетчик 4 переходит в следующее состояние и из блоков 5, 18, 25 и 26 памяти извлекаются коды Хд

/IX,

и ком5

0

паратор 9 опять устанавливается в нулевое состояние. Таким образом, выход генератора 1 на /счетчик 4 заблокирован, блок 30 переходит в режим выборки и начинается интерполяция функции на втором участке аппроксимации. При этом в соответствии со знаком приращения Jy, ключ преобразователя 27 переключается и значения 2у-х„ с выхода аналогового перемножителя 24 поступают на аналого- вый вход умножающего цифроаналогово- го преобразователя 27 через инвертор.

5

0

5

В момент t компараторы 9 и 10 устанавливаются в нулевое состояние, устанавливая в блоке 30 режим хранения и переводя в нулевое состояние триггер 13. При этом происходит совпадение на входах элемента И 3 и элемент И 1 2 пропускает импульс с генератора 1 . По переднему фронту импульса в регистры 7, .19 и 21 заносятся коды к ,2. счетчика 4 и у, соответственно, а по заднему фронту - из кода счетчика 4 вычитается еди0 ница и из блоков 5 и 18 памяти извлекаются коды X, и у . в результате этого в соответствии с кодами блока 5 памяти х и регистра 7 х компараторы 9 и 10 остаются в нулевом состоянии. По следующему импульсу с генератора 1 в регистры 7, 19 и 21 заносятся коды х счетчика 4 и у , затем из кода счетчика 4 вычитается единица. При этом по нулевому коду триггера 13 к адресным входам блоков 25 и 26 памяти через мультиплексор 20 подключается выход счетчика 4. Таким образом, для дальнейшей интерполяции функции на первом

g участке аппроксимации из блоков 5, 18, 25 и 26 памяти извлечены коды х

0

Л X

цт

Ах

ЛУд, а в регистрах 7 и 19

установлены коды х , и у,. По знаку

5 1

ЛУл происходит соответствующее переключение ключа преобразователя 27. Компараторы 9 и 10 устанавливаются в единичное и нулевое состояния соответственно, блокируя выход гене- ратора .1 на счетчик 4, и блок 30 переходит в режим йыборки. Начинается роспроизведение функции на первом участке аппроксимации, i В момент tj компаратора 9 и 10 устанавливается в единичное состояние , переводя блок 30 в режим хранений и устанавливая на выходе тригге- ра 13 единичное значение. На выходе Элемента И 11 формируется импульс с Ннератора 1 . По переднему фронту им- 1ульса в регистры 7, 19 и 21 зано- фятся коды Хр счетчика А и Уо, а по фаднему фронту код счетчика 4 увели- ивает свое состояние на единицу и из блоков 5 и 18 памяти извлекаются йоды X, У, РИ этом в соответст- фии с кодами блока 5 памяти и ре- 1 истра 7 компараторы 9 и 10 остаются i единичном состоянии и по очередному импульсу с генератора 1 в рег.ист- ры 7, 19 и 21 заносятся коды х счет- Чика 4 и у , затем код счетчика 4 увеличивается на единицу. Единичный код на выходе триггера 13 подключает К адресным входам блоков 25 и 26 памяти выход регистра 21. Таким образом, для интерполяции функции на втором участке аппроксимации-из блоков 5, 8, 25 и 26 памяти извлечены

коды Xj, у, -% Лу,, а Ei регистрах 7 и 19 установлены коды х и у.,. В- результате на выходках компараторов. 9 и 10 устанавливаютс я нулевое и единичное состояния, блокируя выход генератора 1 на счетчик 4 и замыкая ключ блока 30. На последующих участках, аппроксимации функциональ- н1ый преобразователь работает аналогично .

В случае хранения в блоке 26 паяти произведений кодов коррекции Лины y4aqTKa на коды приращений оринат, т.е.

АХ.

&у, преобразователь

ожет быть упрощен за счет исключения блока 25 памяти и умножающего ифроаналогового преобразователя 28.

ормула изобретения

Функциональньш преобразователь, содержащий первый элемент ИЛИ, ре623696

версивный счетчик, подключенный выходом к адресным входам блока памяти узловых значений ординат и блока памяти узловых значений абсцисс, выход которого соединен с информационным входом первого регистра и цифровым входом первого цифроаналогового преобразователя, подключенного выхо- 1Q дом к первому входу первого компаратора, соединенного вторым входом с входом первой переменной функционального преобразователя и первым входом второго компаратору, второй 15 вход которого подключен через второй цифроаналоговый преобразователь к выходу первого регистра, первый элемент И, входы которого соединенны с прямыми выходами первого и вто- 20 рогр компараторов, подключенных инверсными выходами к входам второго элемента И, первый умножающий цифре- аналоговый преобразователь, соединенный выходом с первым входом сум- 25 мирующего усилителя, а цифровым

входом - с выходом второго регистра, информационный вход которого подключен к выходу блока памяти узловых значений ординат, и блок памяти 0 приращений ординат, выход которого соединен с цифровым входом второго умножающего цифроанаяогового преобразователя, отличающийся тем, что, с целью расширения области 5 применения за счет формирования произведения второй переменной на функ- . цию от первой переменной, в него введены генератор импульсов, триггер, второй элемент ИЛИ, третий и 0 четвертый элементы И, мультиплексор, третий регистр, блок памяти коррекции длины участка, третий умножающий цифроаналоговый преобразователь, блок выборки-хранения, аналоговый 5 перемножитель и вычитающий усилитель, подключенный входом уменьшаемого к входу первой переменной функционального преобразователя, входом вычитаемого - к выходу второго цифро- 0 аналогового преобразователя, а выходом - к первому входу аналогового перемножителя, соединенного вторым входом с входом второй переменной функционального преобразователя и 5 аналоговым входом первого умножающего цифроаналогового преобразователя, а выходом с ана чоговьм входом второго умножающего цифроаналогового преобразователя, выход кото7

рого подключен к аналоговому входу третьего умножающего цифроаналого- вого преобразователя, соединенного цифровым входом с выходом блока памяти коррекции длины участка, а выходом - с вторым входом суммирующего усилителя, подключенного выходом к информационному входу блока выборки-хранения, соединенного управляющим входом с выходом второго элемента ИЛИ, а выходом - с выходом Функционального преобразователя, выход первого элемента И подключен к первым входам третьего элемента И и второго элемента ИЛИ и входу установки в 1 триггера, соединенного выходом с управляющим входом мультиплексора, а входом обнуления - с выходом второго элемента И, вторьм входом второго элемента ИЛИ и первым входом четвертого элемента И, подV.

623698

ключенного вторым входом к выходу , генератора и тульсов и второму входу третьего элемента И, а выходом - к вычитающему входу реверсивного счетчика и первому входу первого эле- мента ИЛИ, второй вход которого соединен с выходом третьего элемента И и суммирующим входом реверсивного

Q счетчика, а выход - с входами разрешения записи первого, второго и третьего регистров, причем выход реверсивного счетчика подключен к первому информационному входу мультиплек 5 сора и информационному входу третьего регистра, выход которого соединен с вторым информационным входом мультиплексора, подключенного выходом к адресным входам блока памяти прира2Q щений ординат и блока памяти коррекции длины участка.

Физ.2