Устройство для преобразования сигнала в коде СМ1 Советский патент 1989 года по МПК H03M5/12 

4ь J

СЭ О5

Изобретение относится к вычислительной технике и технике связи. Его использование в системах передачи информации позволяет повысить быстродействие устройства, которое содержит триггеры 1-5. Благодаря введению триггера 6 и соответствующим соединениям из устройства исключаются логические элементы, что и позволяет поднять верхнюю граничную частоту. 2 ил.

Фиг. 4

1

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах передачи информации.

Цель изобретения - повышение быс родействия.

На фиг. 1 изображена функциональная схема устройства; на фиг. 2 - временные диаграммы сигналов.

Устройство содержит первый - шее той триггеры 1-6. Первые и вторые D-входы третьего и пятого триггеров 3S 5 объединены по схеме ИЛИ. На Фиг. 1 обозначены информационный вход 7, прямой и инверсный тактовые входы 8,9,

Рее триггеры 1-6 срабатывают по перепаду из О в ) сигнала на своем С-входе.

Устройство для преобразования сигнала в коде CMI работает следующим образом.

Сигнал в коде CMI поступает на вход 7 устройства (фиг. 2а), а на

входы 9 и 8 подаются инверсная и пря- 25 прямого тактового сигнала. При этом

мая тактовые последовательнос-ти (фиг. 2 6, в) .

На прямом выходе триггера 1 появляется Сигнал, в котором содержится информация о длительных нулевых импульсах (фиг. 2г). Этот сигнал поступает на D-вход триггера 3. Инверсный к нему сигнал (фиг. 2А) с инверсного выхода триггера 1 поступает на D-вход триггера 5. При тактировании сигнала в коде CHI (фиг. 2 о) инверсным тактовым сигналом (фиг. 2§) на выходе триггера 2 появляется сигнал, содержащий информацию о длительных единичных импульсах (фиг. 2Ј) , который поступает на D-вход триггера 4.

На фиг. 2 а штриховой линией показан ложный импульс (ошибка), на фиг. 2е м - его преобразование. Триггер 4 служит для временной привязки сигнала с триггера 2 (фиг. 2с) к фронтам прямого тактового сигнала. Сигнал с прямого выхода триггера 4 (фиг. 2х) поступает на D-вход триггера 5, а его инверсия (фиг. 2 ,) - на D-вход триггера 3. В триггере 3 производится логическое сложение сигналов, изображенных на фиг. 2 г и j.. На инверсном выходе триггера 3 при этом формируется сигнал, показанный на фиг. 2 п. В триггере 5 происходит логическое сложение двух сигналов (фиг„ 2 А и-к ) с одновременным тактированием. На инверсном выходе триг10

«

766132

гера 5 при этом формируется сигнал, изображенный на фиг. 2 к. На D-вход триггера 6 поступает сигнал (фиг. 2), представляющий логическую сумму сигналов с выходов триггера 3 и триггера 5 (фиг. 2 и , к). Триггер 6 служит цля повышения помехоустойчивости Устройства при преобразовании сигнала в коде СЫ1 и инвертировании сигнала, поступающего на его D-вход. Сигнал с выхода триггера 6 (фиг. 2м), сдвинутый относительно сигнала на входе 7 (фиг. 2а) на два такта, поступает на выход устройства.

Рассматриваемое устройство не содержит логических элементов и его быстродействие определяется только быстродействием триггеров. В наихудших по быстродействию условиях находится триггер 4, так как на его D-вход поступает сигнал, полученный в результате тактирования инверсным тактовым сигналом, а синхронизация его работы осуществляется фронтом

15

20

верхняя граничная частота работы устройства определяется только минимально допустимыми временами запаздывания и опережения фронта сигнала на его D-входе по отношению к фронту на С-входе и не зависит от задержки сигнала в логических элементах.

Формула изобретения

Устройство для преобразования сигнала в коде CMI, содержащее первый - пятый триггеры, информационный вход первого триггера является информадионным входом устройства, входы синхронизации первого и второго триггеров являются соответственно прямым и инверсным тактовыми входами устройства, прямые выходы первого и четвертого триггеров соединены с первыми информационными входами соответственно третьего и пятого триггеров, отличающееся тем, что, с целью повышения быстродействия, в

устройство введен шестой триггер, вход синхронизации которого объединен с входами синхронизации третьего - пятого триггеров и подключен к прямому тактовому входу устройства,

информационный вход второго триггера подключен к информационному входу устройства, прямой выход второго триггера соединен с информационным входом четвертого триггера, инверсные выходы первого и четвертого триггеров соединены с вторыми информационными входами соответственно пятого и третьего триггеров, инверсные выхоа 5 6 г д

е ж 5 и к

А м

ды которых объединены и подключены к информационному входу шестого триггера, выход которого является выходом устройства.

г----1

г 1

Фиг. 1