Синтезатор частот Советский патент 1989 года по МПК H03B21/02 

1

Изобретение относится к радиотехнике и может быть использовано в радиосвязи.

Цель изобретения - повышение спек- тральной чистоты выходных сигналов

На фиг. приведена структурная электрическая схема синтезатора частот; на фиг.2 - 4 - временные диаграммы, поясняющие работу устройства

Синтезатор частот (фиг.1) содержит фазовращатель 1; первый, второй и третий фазовые детекторы 2, 3 и 4, инвертирующий усилитель 5, дешифрато 6, первый параллельный сумматор 7, первый фильтр 8 нижних частот, управляемый аттенюатор 9, генератор 10 опорной частоты; счетчик 11, умножи

На выходе первого фазового детекрой, ..., ,№-й блоки 19, 192, ..., 19ц интегрирования, третий паралтель 12 частоты, пятый фазовый детектор 13, первый, второй и третий муль- 20 тора 2 выделяется разность фаз на типлексоры 14, 15 и 16, первый и вто- входе и выходе фазовращателя 1. На рой инверторы 17 и 18, первый, вто- фиг.З показаны эпюры напряжения на

выходе первого фазового детектора 2, когда приращение фазы на выходе фа- лельный сумматор 20, линию 21 задерж- 25 ки, интегратор 22 со сбросом, четвертый фазовый детектор 23, второй фильтр 24 нижних частот, второй параллельный сумматор 25.

Синтезатор работает следующим образом.

На вход фазовращателя 1 подается гармонический сигнал с частотой FBX , а на его управляющий вход - комплекс ный сигнал управления в виде постоян ного напряжения, при помощи которого осуществляется выбор начальной рабочей точки на характеристике управле30

35

зовращателя 1 меньше 2/ii (фиг. За), равное 21i- (фиг.36), более 2 (фиг.Зв). Когда приращение фазы равно 2/и (фиг.Зб), на выходе первого фазового детектора 2 присутствует гармонический сигнал с частотой f и периодом Т 1/f. Установление размаха управляющего напряжения, соответствующее приращению фазы на 21Г/ осуществляется системой регулировани состоящей из второго и третьего фазовых детекторов 3 и 4, инвертирующе го усилителя 5, первого параллельного сумматора 7 и первого фильтра 8 нижних частот.

ния фазовращателем, и линейно-ломанное напряжение с частотой f. Размах линейно-ломанного напряжения соответствует смещению фазы Fpx на 2IT из начальной рабочей точки на характеристике фазовращателя 1, что обеспечивает смещение частоты F ву на ±± на выходе синтезатора частоты

F F 4- f г вы вх -

Знак + соответствует положительной производной приращения фазы сигнала на выходе фазовращателя 1,

а знак - отрицательной .

I

Если набег фазы в фазовращателе 1 сигнала Fg не равен 2/п и форма управляющего напряжения не компенсирует нелинейность фазовращателя , то в сигнале присутствует паразитная фазовая модуляция, что

приводит к появлению в спектре выходного сигнала составляющих с частотами

FB t Kf(K 1,2, ...)

Для снижения уровня паразитных составляющих спектра параметры управляющего сигнала фазовращателя 1 стабилизируются тремя следящими системами, которые обеспечивают установление начальной рабочей точки на характеристике фазовращателя установление размаха управляющего напряжения, соответствующее набегу фазы FBX на 2Т,

а также форму управляющего напряжения ,компенсируя нелинейность фазовращателя ,

На выходе первого фазового детектора 2 выделяется разность фаз на входе и выходе фазовращателя 1. На фиг.З показаны эпюры напряжения на

выходе первого фазового детектора 2, когда приращение фазы на выходе фа- 5

0

5

0

5

0

5

зовращателя 1 меньше 2/ii (фиг. За), равное 21i- (фиг.36), более 2 (фиг.Зв). Когда приращение фазы равно 2/и (фиг.Зб), на выходе первого фазового детектора 2 присутствует гармонический сигнал с частотой f и периодом Т 1/f. Установление размаха управляющего напряжения, соответствующее приращению фазы на 21Г/ осуществляется системой регулирования состоящей из второго и третьего фазовых детекторов 3 и 4, инвертирующего усилителя 5, первого параллельного сумматора 7 и первого фильтра 8 нижних частот.

Во втором фазовом детекторе 3 измеряется разность фаз между сигналом с выхода первого фазового детектора 2 (фиг.4г) и опорного сигнала с первого выхода дешифратора 6 (фиг.4б); а в третьем фазовом детекторе 4 - разность фаз между инверсией сигнала первого фазового детектора 2 (фиг.4д) и опорным сигналом с второго выхода дешифратора 6 (фиг.4в), сдвинутого относительно опорного сигнала второго фазового детектора 3

Т

2

ного 21, разности фаз, измеряемые во втором и третьем фазовых детекторах 3 и 4 равны, также равны напряжения на выходах фазовых детекторов 3 и 4. Эти напряжения складываются в первом параллельном сумматоре 7 с

на -. Для приращения фазы F6X, равонулей входного сигнала пры коэффициенте умножения частоты К равно 2К. Измеренное в пятом фазовом детекторе 13 фазовое рассогласование, соответствующее нечетным номерам импульсов генератора 10 опорной частоты, является лишним. Эти измерения исключаются при помощи первого мультиплексора 14, на вход разрешения которого подается через инвертор 7 сигнал с первого выхода счетчика И (фиг.4з) который разрывает выход пятого фазового детектора 13 с блоками 19,, 19g, 19 н интегрирования на время действия ложного напряжения на выходе пятого фазового детектора 13.

Напряжение, соответствующее рассогласованию положения нулей измеряемого сигнала и четных импульсов генератора 10 опорной частоты с выхода пятого фазового детектора 13 через первый мультиплексор 14 поступает на вход соответствующего блока 19 , 19,, ..., 19N интегрирования, на котором накапливается напряжение, пропорциональное фазовой ошибке модуляции на соответствующем интервале между двумя соседними четными импульсами генератора 10 опорной частоты.

При прохождении сигнала через нуль (фиг.4в) с положительной производной напряжение ошибки поступает на группу блоков 19-j, ..., 19ум интегрирования, подключенных к входам второго мультиплексора 15, а для сигнала с отрицательной производной - на вторую группу блоков 19г,

4

19w интегрирования, подключенных к входам третьего мультиплексора 16. При помощи кода, поступающего со счетчика 11, на адресные входы второго и третьего мультиплексоров 15 и 16, выходы блоков 19( , 19, ..., 19 у интегрирования последовательно подключаются к входам третьего параллельного сумматора 20, где суммируются с разными знаками. Второй и третий мультиплексоры 15 и 16 подключаются поочередно к третьему параллельному сумматору 20. Для этого входы разрешения второго и третьего мультиплексоров 15 и 16 соответственно через инвертор 18 и непосредственно соединены с вторым выходом счетчика 11 (фиг.4и).

Таким образом, на выходе третьего параллельного сумматора 20 формируется ступенчатое напряжение (фиг.4к),

5

0

5

характеризующее отличие реальной фазовой характеристики фазовращатепя 1 от линейной (фиг.2). Ступенчатое напряжение, поступая на интегратор 22, преобразуется в нем в линейно- ломанное, аппроксимирующее функцию, обратную фазовой характеристике фазовращателя (фиг.2 и фиг.4л). Сброс интегратора 22 в конце периода модуляции Т осуществляется импульсом дешифратора 6, задержанным в линии 21 задержки (фиг.4м) для того, чтобы сброс интегратора 22 не совпадал с последним четным импульсом генератора 10 опорной частоты, по которому производится определение фазовой ошибки модуляции в конце периода Т. Выходные сигналы дешифратора 6 простробированы по длительности импульсами генератора 10 опорной частоты, поскольку импульс сброса (фиг.4м) по длительности должен быть много меньше периода Т.

Формула изобретения

Синтезатор частот, содержащий фазовращатель, первый, второй, третий фазовые детекторы, инвертирующий усилитель, первый параллельный сумматор, первый фильтр нижних частот, управляемый аттенюатор, интегратор со сбросом, счетчик, генератор опорной частоты и дешифратор, причем выход первого фазового детектора соединен с первым входом второго фазового детектора и входом инвертирующего усилителя, первый вход

третьего фазового детектора соединен с выходом инвертирующего усилителя, выходы второго и третьего фазовых детекторов соединены соответственно с первым и вторым входами первого

параллельного сумматора, вторые входы второго и третьего фазовых детекторов соединены соответственно с первым и вторым выходами дешифратора, выход первого параллельного сумматора подключей к входу первого фильтра нижних частот, выход которого соединен с управляющим входом управляемого аттенюатора, к сигнальному входу которого подключен выход интегратора

со сбросом, первый вход первого фазового детектора объединен с входом . фазовращателя, выход генератора опорной частоты соединен с входом счетчика, первый выход, второй выход,

разными знаками и результирующее напряжение на его выходе равно нулю.

Когда приращение фазы F6x отличается от 2ТГ, на выходе первого парал- лельного сумматора 7 формируется напряжение, пропорциональное фазовой ошибке. Это напряжение через первый |фильтр 8 нижних частот изменяет коэффициент передачи управляемого атте нюатора 9 и, следовательно, размах управляющего напряжения фазовращателя 1 (которое формируется в интеграторе 22) до тех пор, пока приращение фазы Fgy не станет равным 21Г. Систем регулирования размаха управляющего напряжения не чувствительна к начальной фазе Fey, поскольку в ней определяется только приращение фазы FBX (информация о начальной фазе FB вы читается в первом параллельном сумматоре 7) .

Выделение информации о нелинейности характеристики фазовращателя 1 производится умножителем 12 частоты и пятым фазовым детектором 13 из сигнала с выхода первого фазового детектора 2. Умножение частоты в К раз увеличивает число точек перехода через нуль также в К раз (фиг.4е) за период модуляции фазы Т. Сравнивая положение точек перехода через нуль частоты с выхода умножителя 12 частоты с положением импульсов генератора 10 опорной частоты (фиг.4а) в пятом фазовом детекторе 13, получим и информацию о линейности фазовой характеристики фазовращателя 1. Для синхронизации начала модуляции с импульсами генератора 10 опорной частоты служит система регулирования начальной рабочей точки на характеристике фазовращателя 1, которая устанавливает начальный сдвиг фаз сигналов на входах пятого фазового детек- тора 13, равный нулю. Тогда в случае линейной фазовой модуляции 2V в фазовращателе 1 напряжение на выходе пятого фазового детектора 13 равно нулю. Если же закон модуляции отли- чается от линейного, но с приращением фазы, равной 2, на выходе пятого фазового детектора 13 появляется напряжение, пропорционапьное ошибке модуляции. Пятый фаяовый детектор 13 необходимо выполнить импульсно-фазо- вым.

Система регулирования начальной рабочей точки содержи г четвертый

д j 0

5 0

5

фазовый детектор 23 и второй фильтр 24 нижних частот. В четвертом фазовом детекторе 23 сравнивается фаза опорных импульсов с третьего выхода дешифратора 6 (фиг.4ж) и фаза сигнала первого фазового детектора 2 (фиг.4г) .Если разность фаз сигналов отлична от нуля, то на выходе четвертого фазового детектора 23 возникает напряжение, которое, пройдя второй фильтр 24 нижних частот и второй параллельный сумматор 25, подстраивает начальную рабочую точку фазовращателя I .

Система регулирования формы управляющего напряжения состоит из умножителя 12 частоты, пятого фазового детектора 13, первого мультиплексора 14, блоков I9, 19i, ..., 19к интегрирования и второго мультиплексора 15, третьего мультиплексора 16 и третьего параллельного сумматора 20.

Умножитель 12 частоты должен быть широкополосным, поскольку информация о нелинейности фазовращателя содержится в высокочастотных составляющих спектра входного сигнала (если искажений нет, то сигнал на входе умножителя гармонический). Этому требованию удовлетворяет умножитель (удвоитель) частоты с характеристикой вида

Y 2Х,

который дает на выходе только постоянную составляющую и составляющие с удвоенной частотой.

Увеличение коэффициента умножения К можно получить последовательным включением удвоителей частоты. При этом К равен К 2m(m 1, 2,..),

Для того, чтобы разность фаз на входах пятого фазового детектора 13 к началу модуляции была равная нулю, фазовый,сдвиг сигнала на входе умножителя 12 частот при К 2 должен быть равен и/2К по отношению к началу модуляции. Тогда соотношение частоты генератора 10 опорной частоты Г0 и частоты модуляции f будет равно F0 4Kf. Таким образом, на периоде модуляции Т укладывается 4К импульсов генератора 10 опорной частоты, причем положение нулей сигнала на входе пятого фазового детектора 13 прр OTCVTCIBHH нелинейности фазовращ 7ej / 1 определяют четные номера HMi.vrrbf J eni p.iTOpa 10 эпорной частоты (фш.4а), поскольку число

7

разряднп, иыход которого соединены ; соответствующими входами дешифратора, отличающийся г-гм. что, с целью повышения спектрьпъчой чистоты выходных сигналов, введены последовательно соедине шь1е тый фазовый детектор, первый вход которого соединен с выходом первого фазового детектора, второй фильтр нижних частот и второй параллельный сумматор, выход которого соединен с управляющим входом фазовращателя, последовательно соединенные умножитель частоты, вход которого соединен с выходом первого фазового детектора пятый фазовый детектор и первый мультиплексор, а также второй и третий мультиплексоры,третий параллельный сумматор, N блоков интегрирования, где N - четное число, первый и второ инверторы и линия задержки, при этом к другому входу второго параллельног сумматора подключен выход управляемого аттенюатора, выход фазовращателя соединен с вторым входом первого фазового детектора и является выходом синтезатора частот, второй вход четвертого фазового детектора соединен с третьим выходом дешифратора, четвертый выход которого соединен с входом линии задержки, первый выход счетчика соединен с входом первого инвертора, выход которого соединен

782848

с входом разрешения первого мультиплексора, вход второго инвертора, вход разрешения третьего мультиплексора и вход сигнала младшего разряда адресного кода первого мультиплексора объединены и подключены к второму выходу счетчика, выход второго инвертора соединен с входом разрешения

IQ второго мультиплексора, разрядный выход счетчика соединен с входом адресного кода первого, второго и третьего мультиплексоров, выход третьего параллельного сумматора соединен

15 с входом интегратора со сбросом,

вход сигнала сброса которого соединен с выходом линии задержки, выход гене- . ратора опорной частоты соединен с входом стробирования дешифратора и другим

2о входом пятого фазового детектора, входы N блоков интегрирования соединены с соответствующими выходами первого мультиплексора, выходы 1,3,..., (N-l)-ro блоков интегрирования под25 ключены к соответствующим входам второго мультиплексора, выходы 2,4, ..., (N-ro) блоков интегрирования подключены к соответствующим входам третьего мультиплексора, выходы вто30 рого и третьего мультиплексоров соединены соответственно с первым и вторым входами третьего параллельного сумматора.

Изобретение относится к радиотехнике и может быть использовано в радиосвязи. Цель изобретения - повышение спектральной чистоты выходных сигналов. Синтезатор частот содержит фазовращатель (Ф) 1, фазовые детекторы (ФД) 2-4, инвертирующий усилитель 5, дешифратор 6, параллельный сумматор (ПС) 7, фильтр 8 нижних частот, управляемый аттенюатор 9, г-р опорной частоты 10, счетчик 11, интегратор 22 со сбросом. Поставленная цель достигается введением новых элементов: умножителя 12 частоты, трех мультиплексоров 14,15,16, двух инверторов 17,18, N блоков интегрирования 19₁-19_N, линии задержки 21, двух ФД 23,13, фильтра 24 нижних частот и двух ПС 25,20. Для снижения уровня паразитных составляющих спектра параметры управляющего сигнала Ф1 стабилизируются тремя следящими системами, которые обеспечивают: 1 - установление начальной рабочей точки на х-ке Ф1

П - установление размаха управляющего напряжения, соответственно набегу фазы F_вх на 2П

Ш-форму управляющего напряжения, компенсируя нелинейность Ф 1.4 ил.

(О JL

То

ноч

$№.1

фиг.З

Редактор А.Мотыль

Составитель А.Мышакин

Техред Л.Сердюкова Корректор М.Максимишинец

Заказ 2370/52

Тираж 885

ВНИИЛИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г.Ужгород, ул. Гагарина,101

7 Ч

I

Ai

i V/

I

n n n

c.

Подписное