Устройство для логического прогнозирования событий Советский патент 1989 года по МПК G06F15/18 

(21)4247116/24-24

(22)18о05.87

(46) 15.05.89. Бюл. № 18 (72) В.А.Соха

(53)681.325(088.8)

(56)Экономический патент ГДР

№ 236196, кл. G 06 F 15/18, опублик. 1986.

Авторское свидетельство СССР № 1013961, кл . G 06 F 15/18, 1981.

(54)УСТРОЙСТВО ДЛЯ ЛОГИЧЕСКОГО ПРОГНОЗИРОВАНИЯ СОБЫТИЙ

(57)Изобретение относится к области вычислительной техники и предназначено для прогноза событий или свойств объектов при использовании индуктивных методов логики искусственного интеллекта. Цель изобретения - расширение функциональных возможностей устройства - достигается тем, что оно содержит блок 1 памяти, блок 2 вычислений, блок 3 выдачи результата и блок 4 синхронизации, причем блок вычислений содержит блок аналогии, блок выбора данных,блок сходства, блок различия, блок конца цикла, три элемента И и элемент ИЛИ. 1 з.п. ф-лы, 20 ил.

Изобретение относится к области вычислительной техники и предназначено для прогноза событий или свойств объектов при использовании индуктивных методов логики искусственного интеллекта. Цель изобретения - расширение функциональных возможностей устройства - достигается тем, что оно содержит блок 1 памяти, блок 2 вычислений, блок 3 выдачи результата и блок 4 синхронизации, причем блок вычислений содержит блок аналогии, блок выбора данных, блок сходства, блок различия, блок конца цикла, три элемента И и элемент ИЛИ. 1 з.п. ф-лы, 20 ил.

4

vj

со

СО J

Изобретение относится к вычислительной технике и предназначено для прогноза событий или свойств объектов при использовании индуктивных методов логики искусственного интеллекта.

Целью изобретения является расширение функциональных возможностей устройства о

Сущность изобретения состоит в реализации в виде логического индукционного устройства математического алгоритма, построенного на базе методов Милля.

Имеется опыт, т.е. L известных ситуаций, представленных набором происшедших элементарных ситуаций (если имеется N элементарных ситуаций для представления всех ситуаций, то каждая ситуация есть вектор из N булевых элементов, где единицами отмечены происшедшие элементарные ситуации)s и L соответствующих этим ситуациям исходов, состоящих из некоторого набора элементарных ис-. ходов, аналогичным образом представляемых в виде одномерных булевых векторов с К элементами.

Также имеется новая сит.уация, представленная в виде булевого век- тора (разложенная на элементарные ситуации) , не совпадающая ни с одной и имеющихся проверенных ситуаций.

Задача: выдать рекомендацию-прогноз для новой ситуации на базе опыт при помощи трех индуктивных методов логики методов сходства, различия и аналогии.

Данные методы и их алгоритмы име- 1 ют экспоненциальную или полиномиальную сложность вычисления, в ходе реализации которых происходит получение всех не только конечных, но и промежуточных (на базе части имеющихся данных, а не всего накопленного опыта) рекомендаций-прогнозов. Но для непосредственного использования, как правило, имеют ценность лиш те рекомендации-прогнозы, которые получены на базе всего накопленного опыта, а промежуточные прогнозы необходимы для качественной оценки имеющихся данных (накопленного опыта), т.е. для процесса самоЬбучения.

В устройство заложены алгоритмы трех методов Милля для получения рекомендаций-прогнозов на базе всех

имеющихся данных. Они имеют линейную и квадратичную сложность.

Алгоритм реализации метода различия.

Организуется цикл по 1. Для всех i 1,L таких, что Yj 1, N (SjД Л ClAjj)) условие означает,

0

5

0

5

0

5

0

5

0

5

что вектор А1 содержит вектор

В

S), вычисляется 5$ А;© 3,где S - новая ситуация, А; - i-я известная ситуация, (А; в )( Yj 1,N)A;jA )). Для каждого i, для которого получен Si; , организуется цикл по 1 1,L, где индексов 1, для которых Ар §, т.е.

./IL

к j , Agj S;- , вычисляются

jt g В; © В., которые В; содержат Bg. Все полученные Bjg перемножаются поразрядно в смысле булевой алгебры, т.е. (Я® ) (Yj 1,К Вр.

Если это произведение было получено т.е. было вычислено хотя бы одно B;g и произведение всех Bjg не равно ноль-вектору, то рекомендация-прогноз получена и равнал произведению Bjg .Если произведение B;g равно ноль-вектору, то при прогнозе методом различия возникло противоречие, т.е. исходные данные противоречивы.

Алгоритм реализации метода сходства.

Вычисляется произведение всех А,- (исходных ситуаций), содержащих S, и соответствующих им В . Если П®А Ф 8, то П®В. есть рекомендация-прогноз методом сходства, если она де равна ноль-вектору. Если (П© В- 0, то возникло противоречие при прогнозе методом сходства.

Алгоритм реализации метода аналогии.

Вычисляется 21 ©В1, где jV;ЈQ, Q

А; содержится в S и А; f 0 и (А © ©B)(Vj 1,K|AjV Bj). Если

21 ©В; получена, то 51 ©В, есть eQieQ

прогноз методом аналогии.

На фиг.1 представлена функциональная схема устройства; на фиг.2 - схема блока памяти; на фиг.З - схема f блока вычислений; на фиг.4 - схема блока выдачи результата; на фиг.5.- схема блока синхронизации;на фиг.6 - схема блока выбора данных; на фиг.7 схема блока аналогии;на фиг.8 - схема блока сходства; на фиг.9 - схема блока различия; на фиг.10 - схема блока конца цикла; на фиг.11 - схема ключа первого типа; на фиг.12 - схема ключа второго типа; на фиг.13 - схема ключа третьего типа;на фиг.14 - схема блока сравнения;на фиг.15 - схема блока сравнения с инверсным входом; на фиг.16 - схема блока логического умножения; на фиг.17 - схема блока логического вычитания; на -фиг.18 - схема блока логического суммирования; на фиг.19 - схема блока проверки; на фиг.20 - схема блока управления регистром.

Устройство содержит блок 1 памяти, блок 2 вычислений, блок 3 выда

чи результата и блок 4 синхронизации

Блок .1 памяти содержит элемент ИЛИ 5, регистр 6, первый 7, второй 8, третий 9 кольцевые сдвиговые регистры, элемент И 10, блок 11 логического суммирования, элемент И 12, первый ключ 13 третьего типа, первую группу регистров 14, второй ключ 15 третьего типа, первый элемен 16 задержки, вторую группу регистров 17, второй элемент задержки 18, второй 19 и третий 20 блоки логического суммирования, первый 21, второй 22, третий 23, четвертый 24 ключи первого типа.

Блок 2 вычислений содержит блок 25 англогии, блок 26 выбора данных, первый 27 и второй 28 элементы И, блок 29 сходства, блок 30 различия, блок 31 конца цикла, элемент И 32 и элемент ИЛИ 33.

Блок 3 выдачи результата содержит триггер 34, первый 35, второй 36 элементы И, блок 37 проверки, элемент И 38, элемент 39 задержки.

Блок 4 синхронизации содержит элемент И 40, триггер 41, элемент 42 задержки, ждущий мультивибратор 43, элемент 44 задержки.

Блок 26 выбора данных содержит - первый регистр 45, первый 46, второй 47 элементы ИЛИ, первый элемент 48 задержки, элемент И 49, второй регистр 50, первый ключ 51 второго типа, блок 52 сравнения, второй элемент 53 задержки, второй ключ 54 второго типа,третий элемент ИЛИ 55,первый

56 и второй 37 ключи первого типа, i

Блок 25 аналогии содержит блок

58 сравнения с инверсным входом, эле

:

JQ |20

30

25

50 55

35

4о

45

мент 59 задержки, ключ 60 второго типа, первый ключ 61 первого типа, блок- 62 управления регистром, регистр 63, блок 64 логического суммирования, второй ключ 65 первого типа.

Блок 29 сходства содержит первый 66 и второй 67 элементы задержки, первый 68, второй 69 ключи первого типа, первый блок 70 управления регистром, первый регистр 71, блок 72 логического умножения, третий ключ 73 первого типа, второй блок 74 управления регистром, второй регистр 75, блок 76 сравнения, ключ 77 второго типа и четвертый ключ 78 первого типа.

Блок 30 различия содержит блок 79 логического вычитания,первый 80 и второй 81 регистры, первый элемент задержки 82,блок 83 проверки, первый ключ 84 второго типа, элемент 85 задержки, первый ключ 86 третьего типа, второй элемент 87 задержки, первый ключ 88 первого типа, второй элемент ИЛИ 89, блок 90 логического вычитания, блок 91 сравнения с инверсным входом, третий элемент задержки 92, второй ключ 93 первого типа, второй ключ 94 второго типа, блок 95 управления регистром, блок 96 сравнения, четвертый элемент 97 задержки, третий ключ 98 первого типа, третий ключ 99 второго типа, третий элемент ИЛИ 100, пятый элемент 101 задержки, третий регистр 102.

Блок 31 конца цикла содержит с первого по четвертый триггеры 103 - 106, первый элемент И 107, первый 108 и второй 109 элементы ИЛИ, второй элемент И 110, элемент 111 задержки .

Ключ первого типа содержит группу триггеров 112, элемент ИЛИ 11., элемент 114 задержки, группу элементов И 115.

Ключ второго типа содержит элемент 116 задержки, триггер 117, группу элементов И 118.

Ключ третьего типа содержит элемент задержки 119, триггер 120, первый 121 и второй 122 элементы И.

Блок сравнения содержит группу элементов И 123 и элемент ИЛИ 124.

Блок сравнения с инверсным входом содержит группу элементов И 125 с инверсным входом и элемент ИЛИ 126.

Блок логического умножения содержит группу элементов И 127.

Блок логического вычитания со- держит группу элементов И 128 с инверсным входом.

Блок логического суммирования содержит группу элементов ИЛИ 129.

Блок проверки содержит группу элементов И 130 с инверсными входами, группу элементов И 131, группу элементов ИЛИ 132 и элемент ИЛИ 133.

Блок управления регистром содержит элемент ИЛИ 134, первый элемент 135 задержки, элемент И 136, второй элемент 137 задержки.

В начальном состоянии триггеры всех ключей и во всех блоках на прямом выходе имеют ноль, кольцевые регистры сдвига 7-9 в блоке 1 памяти в первом разряде имеют 1, а в остальных - О, регистры посылок 75, 102, регистр 71 произведения i ситуаций в блоках сходства 29 и раз- личия 30 блока 2 содержат во всех разрядах 1, а все остальные регистры устройства обнулены.

Работа устройства осуществляется в двух режимах.

Первый (подготовительный) - запись в блок 1 памяти исходных ситуаций и исходных результатов, которая осуществляется путем последовательной подачи на третий вход устройства ко-1 дов исходных ситуаций, на четвертый - кодов соответствующих этой ситуации результатов, а на второй - управляющего импульса записи, при этом импульс через первый вход блока памяти 1 поступает на вход кольцевого . регистра сдвига 9 (фиг.2), что вызывает выдачу управляющего импульса на входы записи соответствующей пары регистров 14, 17.(т.к. регистр 9 содержит 1 только в одном разряде) а также сдвиг 1 в следующий разряд регистра. Запись новой ситуации в регистр 6 блока памяти производится подачей на шестой вход устройства кода новой ситуации и на пятый - управляющего импульса записи.

Второй этап - собственно реализация алгоритма прогноза. Для этого блок памяти 1 имеет две независимые друг от друга линии, каждая из которых обеспечивает последовательный просмотр пар сиутация - исход. Главный цикл прогноза (цикл по i) осуществляется подачей на четвертый управляющий вход блока памяти синхроимпульса, который проходит через ключ 13 на его инверсный выход во всех случаях, кроме того когда на предыдущем цикле кольцевой регистр

5

0

5

0

5

0

5

0

5

сдвига 7 содержал 1 в последнем разряде, т.к. после такой ситуации через элемент И 10 пройдет импульс на первый вход ключа 13 и благодаря свойствам ключа 13 синхроимпульс, поданный на его второй вход в таком случае выйдет через прямой выход, возвращая ключ 13 в начальное состояние. Таким образом осуществляется определение ситуации конца цикла прогноза. Если синхроимпульс пройдет через инверсный выход ключа 13, то он вызовет выдачу информации и сдвиг в кольцевом регистре сдвига 7. Первый и последний разряд регистра 7 при этом поступают на инверсный и прямой входы элемента И 6 для отслеживания ситуации конца просмотра памяти. Так же весь код с регистра 7 подается через блок 11 на управляющие третьи входы (чтение) регистров 14, 17, что вызывает передачу следующих по циклу кодов ситуации и исхода через блоки 19, 20 на ключи 21-24, а задержанный элементом 16 задержки на 2-3 длины синхроимпульса (этого достаточно для прохождения кодов ситуации и исхода на ключи в блоке памяти) синхроимпульс поступает на вторые управляющие входы ключей 21, 22, открыв их и одновременно поступив на третий выход блока 1 памяти. Тем самым, no-J дав синхроимпульс на четвертый вход блока памяти, получим на третьем выходе блока 1 памяти синхроимпульс и одновременно с ним на первом выходе код очерёдной ситуации, на втором выходе код соответствующего этой ситуации исхода, а в конце просмотра исходных данных - только синхроимпульс на седьмом выходе блока 1 памяти.

Аналогично работает блок 1 памяти при подаче синхроимпульса на пятый вход (цикл по i). При этом на второй, четвертый и шестой выходы поступят синхроимпульс, код ситуации и код исхода либо на восьмом выходе только си нхр оимпуль с.

Считывание кода новой ситуации производится подачей на седьмой или восьмой входы блока памяти 1 синхроимпульса, при этом код новой ситуации поступает на девятый выход блока 1 памяти.

Итак, началом работы устройства является подача импульса запуска на

его первый вход, который поступит в блок 4 синхронизации, запомнится на триггере 41, запустит ждущий мультивибратор 43 и через элемент 42 задержки вернет триггер 41 в исходное состояние. Элемент задержки 42 выбран так, чтобы мультивибратор 43 сформировал ровно один синхроимпульс, который поступит на четвертый вход блока памяти 1. С третьего, первого и пятого выходов блока 1 памяти на входы блока 2 поступят .синхроимпульсы, которые включат блок 2, код ситуации и код исхода. В процессе своей работы блок 2 организует цикл просмотра по 1 исходных данных, подавая импульсы на пятый вход блока 1 памяти, считывает код новой ситуации, подавая импульс на восьмой вход блока 1 памяти, и потом выдает импульс конца шага цикла через шестой выход блока 2 и блока 4 синхронизации либо, отвергнув данную исходную ситуацию и исход как негодные для прогноза, выдает импульс через третий выход на блок 4 синхронизации. Любой из этих импульсов, поданных на второй или третий вход блока синхронизации 4, вызовет те же действия, что и импуль запуска. По концу цикла по 1 синхроимпульс с седьмого выхода блока 1 памяти включит блок 3 выдачи результата, поступив на его третий вход. Последний, подав постоянную 1 на седьмой вход блока 1 памяти, получит код новой ситуации на своем пятом выходе, подав постоянную 1 на первый, десятый и одиннадцатый входы блока 7, если не возникло противоречие в исходных данных при прогнозе соответствующими методами, получит на четвертом входе произведения ситуаций из регистра 71 в блоке сходства, и на выходе четыре, три и два устройства с выходов пять, два и девять блока 2 поступят коды прогноза методами аналогии, сходства и различия. Блокировка выдачи кода прогноза методов сходства и/или различия при противоречии в данных реализуется подачей постоянной 1 на третий и второй соответственно входы блока 3 выдачи результата, при этом признаки возникновения противоречия также поступят на выходы шесть и пять устройства. Блок выдачи результата, если нет проти-

0

5

0

5

0

5

0

5

0

5

ворачеия при прогнозе, методом сходства сравнит код новой ситуации с кодом произведения ситуации и,если они равны, выдаст нг. седьмой вход устройства 1. Концом работы устройства в режиме прогноза следует считать появление постоянной 1 на первом выходе устройства с пятого выхода блока 3 выдачи результата. Блок 2 реализует один цикл прогноза параллельно тремя методами,, Код ситуации AJ, исхода В,- и синхроимпульс включения поступают с второго, третьего, четвертого входов на первый, второй, третий входы блока 26 выбора данных и код В; также на второй вход блока 25 аналогии. Если А; 0 или В; 0, то блок 26 выбора данных выдаст синхроимпульс со своего четвертого выхода, который пройдет через элемент ИЛИ 33, через третий выход вычислительного блока поступит на блок синхронизации как запрос на организацию следующего шага цикла по i. Если и А,, и В отличны от нуля, то код А; поступит на первый вход блока 25 аналогии с седьмого выхода блока 26 выбора данных, а также синхроимпульс, вышедший с пятого выхода блока 26 выбора данных, включит блок 25 аналогии и попадет через выход четыре вычислительного блока на восьмой вход блока 1 памяти, в результате чего код новой ситуации S поступит через вход блока 2 на вход четыре блока 26 выбора данных и вход три блока

25аналогии. В результате блок аналогии отработает и выдаст синхроимпульс на свой второй выход, а блок

26выбора данных проверит вложение кода S в код А;. Если вложения нет, то блок 26 выбора данных запретит обработку этой ситуации и исхода, выдав через свой четвертый выход, элемент ИЛИ 33 на вход три блока 2 импульс запроса следующих А.; и В,. Если AJ содержит S, то код А;, код S с первого и второго выходов блока 26 выбора данных поступит на второй и третий входы блока 30 различия и код AJ на второй вход блока 29 сходства, код В,; поступит на первый вход блока сходства и четвертый вход блока 30 различия с шестого выхода блока 26 выбора данных. Синхроимпульс включения блоков сходства и различия с третьего выхода блока 26 выбора

данных через элемент И 27 поступит на третий вход блока 29 сходства и через элемент И 28 на шестой вход блока 30 различия, если прогноз по этим методам не обрывался противоречием на предыдущих шагах цикла по i, В случае противоречия соответствующие элементы И 27 и/или 28 будут заперты единицей / единицами, подаваемыми на их инверсные в ходы из блока 31 конца цикла. По концу шага блок 29 сходства выдает синхроимпульс на третий выход, если прогноз можно продолжить, и на второй выход, если возникло противоречие, который поступит на второй или первый входы блока 31 конца цикла, где будет задержан до прихода сигнала о конце шага в блоке 30 различия, если в нем еще не возникло противоречие, иначе блок 31 конца цикла сформирует импульс запроса следующего шага, выдав его через свой второй выход и шестой выход блока 2 на блок 4 синхронизации. По приходу синхроимпульса включения блок 30 различия вычислит S; и организует цикл просмотра данных по 1 через девятый выход блока 2 и седьмой, восьмой, девятый входы того же блока. По концу просмотра данных цикл 1 блок 1 цамяти выдаст импульс конца, который через шестой вход блока 2 поступит на третий вход блока 31 конца цикла, либо до этого блок 30 различия с третьего выхода импульса сообщит о возникновении противоречия, подав его на четвертый вход блока 31 конца цикла. Блок 31 конца цикла либо дожидается импульсов конца шага цикла по i из блока сходства и из блока 1 памяти конца циклов по 1 и по приходу последнего из них формирует запрос на очеред - ной шаг цикла по i, либо при противоречии на одном из этих блоков ожидает импульс конца шага с другого и по нему формирует импульс запроса следующего шага, либо при возникновении противоречия и по сходству, и по различию открывает элемент И 32 для прохождения импульса конца шага по аналогии в конечном счете на блок 4 синхронизации как импульса запроса нового шага цикла по i.

Блок 3 выдачи результата включается подачей на его третий вход 1, импульс запоминается на триггере 34 и 1 с прямого выхода триггера

0

34 подается на третий выход, первый выход, если не возникло противоречия по сходству, второй выход, если не возникло противоречия по различию, пятый выход через элемент 39 задержки блока 3 выдачи результата. Если на первый выход блока выдачи результата была подана 1, то через некоторое время, обусловленное задержкой на считывание нужной информации, на четвертый и пятый входы блока выдачи результата поступят коды произведения исходных ситуаций

g из регистра 71 блока 29 сходства и новой ситуации из регистра 6 блока 1 памяти. Эти коды проверяются на совпадение в блоке 37 проверки и в случае, если коды совпадут, блок 37 проверки формирует импульс, который пройдет через элемент И 38 на четвертый выход блока выдачи резуль тата, сигнализируя о достижении прогноза методом сходства. Элемент 39

5 задержки выбран так, чтобы появление 1 на пятом выходе блока выдачи результата совпало с началом возможного импульса на четвертом выходе того же блока.

Блок 26 выбора данных включается синхроимпульсом, подаваемым на его третий вход, где параллельно с ним на первый и второй вход этого блока подаются соответственно коды А- и В,, которые запоминаются в регистрах 45, 50, а также, пройдя через элементы ИЛИ 46, 47 и элемент И 49, на выходе последнего формирует импульс, если коды А; и В; не равны нулю. Параллельно с этим синхроимпульс, задержанный элементом 48 задержки на время, большее, чем работа цепи элементов 46, 47 и 49, будет подан на второй вход ключа 57. Если на первый вход ключа 57 был подан импульс, то синхроимпульс выйдет через прямой выход ключа 51, иначе - через элемент ИЛИ 55 на четвертый выход блока 26 выбора данных в качестве запроса на начало следующего шага цикла 26 по i. Если синхроимпульс вышел с прямого выхода ключа 51, при этом сам ключ через время задержки не менее длительности синхроимпульса, обеспеченной элементом 116 задержки, вернет ключ в исходное состояние (обнулит триггер 117), то синхроимпульсы считают код А; из регистра 45 и через пятый

0

5

0

45

50

55

выход блока 26 выбора данных код S из регистра 6 блока 1 памяти. Затем код А и синхроимпульс, с одной стороны, через седьмой и пятый выходы блока 26 выбора данных поступят в блок 25 аналогии, с другой стороны, код А ( совместно с кодом S, который также поступает в блок 26 аналогии, поступят на блок 52 сравнения с инверсным входом, который выдаст импульс, если код AJ не содержит код S, на первый вход ключа 54, а синхроимпульс задержанный элементом 53 задержки на время не меньше, чем время срабатывания блока 52, пройдет через ключ 54 на его прямой выход как забраковарший данные и поступит через элемент ИЛИ 55 на четвертый выход блока 26 выбора данных. Если код А; содержит код S, то син- xpoHMiryjIbc выйдет с инверсного вы-, хода ключа 54, откроет ключи 56, 57 и вызовет считывание кода В; из регистра 50, что вызовет одновременно появление синхроимпульса на третьем выходе кодов Aj, S, В; соответственно на первом,втором и шестом выхода блока 26 выбора данных.

Блок 25 аналогии включается синхроимпульсом, поступающим на четвертый вход блока аналогии. До появления синхр оимпульса на второй вход блока 25 аналогии был подан код В;, который запомнился на ключе 61, Практически одновременно с синхроимпульсом на первый и третий входы блока 25 аналогии поступают коды А; и S, которые попадают ка входы блока 58 сравнения с инверсным входом, который, если код S не содержит код А., выдаст на свой выход импуль который заблокирует прохождение синхроимпульса, задержанного элементом 59 задержки до времени завершения работы блока 58, на инверсный выход ключа 60. Если код S содержит код А., то синхроимпульс с инвесрного выхода ключа 60, поступив на первый вход блока 62 управления регистром, вызовет считывание содержимого регистра 63 и, поступив на второй вхо ключа 61, откроет его. В результате коды BJ с ключа 61 и 2В; иэ регистра 63 одновременно поступают на блок 64, который осуществляет их побитовое спожение в смысле булевой алгебры. После этого новый код В; запоминается на ключе 65. Парал

5

0

5

0

5

0

5

0

5

лельно с этим блок управления регистром 63 после завершения операции считывания из регистра 63 обнулит регистр 63 и после завершения обнулег ния одновременно выдаст импульс записи в регистр 63 и откроет ключ 65, в результате чего в регистре 63 запомнится новый код21В,. Для случая, если по методам сходства и различия возникло противоречие, синхроимпульс после элемента 59 задержки поступит на второй выход блока 25 аналогии, где может использоваться как признак конца работы блока 25 аналогии, т.к.-задержка в блоке 4 синхронизации в элементе 44 задержки достаточна для фактического завершения работы блока 25 аналогии. Пятый вход блока 25 аналогии используется блоком выдачи результата. При подаче 1 на этот выход 1 поступает на второй вход блока 62 управления регистром и проходит только через первый выход блока 62 на третий (чтение) вход регистра 63, что вызывает постоянную выдачу содержимого регистра на первый выход блока 25 аналогии, причем этот же код, поступив через блок 64 на ключ 63, будет постоянно заблокирован, т.е. не пропущен далее. Блок 29 сходства включается подачей на его третий вход синхроимпульса. Одновременно с этим на первый и второй входы блока 29 сходства поступают коды Б; и А; соответственно и запоминаются на ключах 68, 69.

Синхроимпульс, поступая на первый вход блока 70 управления регистром и второй вход ключа 69, вызывает подачу кодов AJ и РА на входы блока 72 логического умножения, где они поразрядно умножаются и новый код PAj запоминается на ключе 73, откуда под управлением блока 70 последний записывается в ранее обнуленный регистр 71 произведения ситуаций. Синхроимпульс, задержанный элементом 66 задержки, откроет ключ 68 и, поступив на первый вход блока 74 управления регистром, вызовет чтение кода РВ из регистра 75, в результате чего коды РВ; и В,1 одновременно поступят на два входа блока 76 сравнения. С второго выхода схемы 76 сравнения после этого код нового РВ, запомнится на ключе 78, откуда под управлением блока 74 он запомнится

в предварительно обнуленном регист- ре 75 посыпок. С первого выхода бло ка 76 сравнения на первый вход ключа 77 поступит импульс (если новый код РВ ; отличен от нуля)5 иначе синхроимпульс, задержанный до времени возможного прихода импульса на первый ключ 77, поступив на второй вход ключа 77, выйдет через инверсный выход этого ключа на второй выход блока 29 сходства и будет интерпретирован как сигнал о возникновении противоречия по месту сходства Если блок 76 сравнения выдаст импульс на первый вход ключа 77, а это будет, если новый код РВ отличен от 0, то синхроимпульс выйдет с прямого выхода ключа 77, вернув ключ 77 в исходное состояние,на третий выход блока 29 сходства, указывая на конец шага прогноза-методом сходства

Четвертый вход блока 29 сходства используется блоком 3 выдачи результата. При подаче постоянной 1 на четвертый вход блока 29 сходства через вторые входы блоков 70 управления регистра первые выходы этих бло ков и третьи входы (чтения) регистра 71 произведений ситуаций и регистра 75 посылок постоянно выдается содержимое регистра 71, 74 на первый и, соответственно, четвертый выходы блока 29 сходства.

Блок 30 различия включается синхроимпульсом, поступающим на его шестой вход. Одновременно с ним на второй,, третий} четвертый входы блока 30 различия поступают соответственно коды А- и S, при этом в блоке 79 логического вычитания вычисляется S; Aj © S, который запоминается в регистре 80, а код В; запоминается в регистре 81, т.к. на вторые входы (запись с предварительной чисткой) регистров 80, 81 подается синхроимпульс, который также через элемент ИЛИ 85 элемент 100 ИЛИ и элемент 101 задержки поступает на второй выход блока 30 различия. Этот импульс интерпретируется как запрос на организацию шага по 1 просмотра памяти. После попадания этого импульса на пятый вход блока памяти 1 коды очередных Ag, Bg и импульса, их сопровождающего поступят на пер- вый, пятый и соответственно седьмой входы блока 30 различия. Код Вр

0

5

запоминается временно на ключе 88, а код AJ совместно с только что считанным кодом Ь; из регистра 80 поступает на блок 83 проверки, который в случае совпадения этих кодов выдает импульс на первый вход ключа 84. Синхроимпульс с седьмого входа блока 30 различия, помимо считывания

регистра 80, также задержанный в элементе 82 задержки до времени срабатывания блока 83, поступит на второй вход ключа 84, выйдет через инверсный выход этого ключа, если коj ды Ag и S; неравны, и через элементы ИЛИ 85, 100 и элемент 101 задержки явится запросом на началом следующего шага цикла по 1, причем, поступив на первый вход ключа 86, он заблокирует собственное прохождение через этот ключ по линии элемента ИЛИ 89 и элемента 92 задержки. Если коды Ag и S; совпадут, то синхроимпульс выйдет с прямого выхода ключа 84, через элемент ИЛИ 89, элемент задержки 92, пройдет через ключ 86 на его инверсный выход и поступит на третий (считывание) вход регистра 81 и второй вход ключа 88, что вызовет одновременное появление кодов В,; и В на прямом и инваре - ных входах блока 90 и на инверсном и прямом входах блока 91 сравнения с инверсным входом. В блоке 90 логического вычитания происходит операция В; © В B,-g , где B;g временно запоминается на ключе 93, а в блоке 91 сравнения с инверсным входом проверяется правомерность вычисг- ления B;g, т. е. содержит ли код В ; код Bj, .если код В; не содержит код Bg, то синхроимпульс, задержанный элементом 87 задержки на время срабатывания блока 91, поступив на второй ключ 94, выйдет через прямой выход этого ключа и через элементы ИЛИ 85, 100 и задержки 101 поступит на второй выход блока различия как запрос на следующие коды Ag и Bg, иначе синхроимпульс выйдет с инверсного

0 входа ключа 94 $ открыв ключ 93, и через блок 95 управления регистра считает код РВ; из регистра 102, в результате чего коды В;Ј и РВ, попав в блок 96 сравнения, поразряд5 но умножаются, новое произведение через ключ 98 запишется в обнуленный регистр 102 посылок, а также в блоке 96 сравнения новый код РВ

0

5

0

5

15

сравнивается с 0 и если не равен ему, то блок 96 выдаст импульс на первый вход ключа 99, что вызовет появление синхроимпульса, задержанного элементом 97 задержки и поданного на второй вход ключа 99, с прямого выхода ключа 99, который чрез элемент ИЛИ 100 и элемент 101 задержки поступит на второй выход блока 30 различия в качестве запроса на следующие Ар и В/ , иначе синхроимпульс с инверсного выхода клю .ча 99 поступит на третий выход блока 30 различия как сигнал о возникновении противоречия по методу различия. Конец цикла по 1 определяет блок 1 памяти.„

Восьмой вход блока 30 различия используется блоком 3 выдачи результата При подаче на этот вход постоянной 1 через второй вход блока 95 управления регистром и первый выход этой схемы и третий (считывание) вход регистра 102 посылок открывает выход регистра 102 и код РВ поступает на первый выход блока 30 различия.

Блок 31 конца цикла выдает импульс, свидетельствующий о конце шага цикла прогноза по i методами сходства и различия с второго своего выхода или постоянную 1 с певого своего выхода как свидетельство о противоречии при прогнозе методами и сходства, и различия. Для этого он имеет две линии (одна для сходства, другая для различия) которые запоминают импульсы об око чайии шага цикла по i соответствующими методами или о возникновении противоречий. Так, триггеры 103, 105 отслеживают приход импульсов конца шага цикла по i с блоков 29 сходства и 30 различия. По приходу последнего благодаря элементам ИЛИ 108, 109 и элементу И 110 на выхо два блока 31 конца цикла поступает импульс, длина которого определяется элементом 111 задержки. Если возникло противоречие по сходству, то с прямого выхода триггера 104 на третий выход блока конца цикла постоянно подается 1, которая таже воспринимается как факт того, что шаг цикла по i в блоке 29 сходства постоянно завершен благодаря передаче этой же 1 через элемент ИЛИ 108 на первый вход элемента И

I б

30 различия, то импульс конца шага цикла по i блок 31 конца цикла формирует по сигналу о конце шага цикла по i блока, в котором противоречия не возникло. Если противоречие

5 возникло в обоих блоках 29, 30, то блок- 31 конца цикла выдает постоянно 1 с первого, третьего и четвертого своих выходов, чем блокирует импульсы на свои входы.

Q Ключ первого типа (фиг.11) содержит группу триггеров 112, на которой запоминается код, поданный на первый вход этого ключа на время продолжительностью 4 длины синхроим5 пульса благодаря элементу ИЛИ 113 и элементу 114 задержки. После истечения этого времени с момента подачи кода на первый вход ключа триггеры обнуляются. Считывание информации осуществляется подачей импульса на второй вход ключа, который пройдет через те же элементы И 115,на которые с триггеров 112 подавались 1.

Ключи второго и третьего типов (фиг.12, 13) служат для пропускания

5 синхроимпульсов по двум различным направлениям в зависимости от условия, причем после прохождения синхроимпульсов он всегда подается на вторые входы этих ключей, а импульс условия - на первые триггеры 117, 120, всегда возвращаются в состояние, когда 1 считывается с их инверсных выходов.

Блок сравнения (фиг. 14) проиэ5 водит поразрядное (в смысле булевой алгебры) умножение двух кодов с выдачей результата произведения на второй выход схемы сравнения, и сравнение полученного кода проиэве-

0 дения с 0 так, что если код не равен 0, то с первого выхода схемы сравнения снимается 1.

Блок сравнения с инверсным выходом (фиг.15) организует побитовую

5 обработку двух кодов.

Блок логического умножения (фиг.16) реализует побитовое пронз0

0

10

ведение (в смысле булевой алгебры) двух кодов.

Блок логического вычитания (фиг.17) реализует поразрядное произведение первого кода (с прямого входа) на инвертированный второй код (с инверсного входа).

Блок логического суммирования (фиг.18) производит поразрядное сложение кодов.

Блок проверки (фиг.19) сравнивает на совпадение два кода, поданных на два входа этой схемы.

Блок управления регистром (фиг.20) jg по приходу сигнала на его первый вход выдает последовательно с за-. держками, обусловленными элементами задержки 135, 137 три импульса на свои три выхода, интерпретируемые как считывание, обнуление и запись регистра.

147993718

синхроимпульса новой ситуации и кода новой ситуации устройства, первый, второй, третий, четвертый, пятый, шестой, восьмой, седьмой и девятый выходы блока памяти соединены голт- ветственно с вторым, третьим, четвертым входами блока вычислений и с третьим и пятым входами блока выдачи результата, второй и третий выходы которого соединены соответственно с десятым и одиннадцатым входами блока вычислений, пятый вход которого соединен с девятым выходом блока памяти, седьмой, восьмой и девятый вы20

ходы блока вычислений являются соответственно шестым, пятым и вторым информационными выходами устройства, седьмой и восьмой выходы блока вычислений соединены соответственно с вторым и первым входами блока выдачи результата, четвертый и пятый выходы которого являются седьмым и 25 первым информационными выходами устройства.

Формула изобретения

тым входами блока вычислений и с третьим и пятым входами блока выдачи результата, второй и третий выходы которого соединены соответственно с десятым и одиннадцатым входами блока вычислений, пятый вход которого соединен с девятым выходом блока памяти, седьмой, восьмой и девятый вы

0

0

5

ходы блока вычислений являются соответственно шестым, пятым и вторым информационными выходами устройства, седьмой и восьмой выходы блока вычислений соединены соответственно с вторым и первым входами блока выдачи результата, четвертый и пятый выходы которого являются седьмым и 5 первым информационными выходами устройства.

0

5

0

5

третьим и четвертым входами блока различия, первый и второй выходы ко торого являются соответственно девятым и десятым выходами блока вычислений, седьмой выход, второй и третий входы и пятый выход блока выбора данных соединены соответственно с первого по четвертый входами блока аналогии, первый и второй выходы которого роединены соответственно с пятым выходом блока вычис лений и вторым входом третьего элемента И, пятый вход блока аналогии является одиннадцатым входом блока вычислений, с первого по третий входы блока сходства соединены соответственно с шестым и первым выхо дами блока ввода данных и выходом

47993720

первого элемента И, инверсный вход которого соединен с третьим выходом блока конца цикла, четвертый выход которого соединен с инверсным входом второго элемента И, выход которого соединен с шестым входом блока различия, третий выход которого соединен с четвертым входом блока 10 конца цикла, третий выход блока выбора данных соединен с прямыми входами первого и второго элементов И, четвертый выход блока выбора данных соединен с вторым входом элементе; та ИЛИ, выход которого является

третьим выходом блока вычислений, пятый выход блока выбора данных является четвертым выходом блока вычислений.

59

С

Фиг. 6

61

6Ь

уф у

63

фиг.7

о

Фиг. 8

Фиг.9

oi гпф

z.e66z.vt

-f- u

ПУ

пв

..J

;

фиг,/2

Фиг, 13

Фие. 14Ql-епф

№

6U

fj €

Р/ -гпф

л

Г

Ызпф

fjfr

V

mv-

« шпоЛ.

Я гяф

вг

S1

911

«J «1

™

C66it l

фиЈ.19

|Ш