Устройство выборки команд процессора Советский патент 1989 года по МПК G06F9/00 

ч /

1

§

k/

Изобретение относится к вычислительной технике и может быть использовано для выборки команд длиной в слово и полуслово при построении процессора специализированной ЭВМ. ЦЕЛЬЮ ИЗОБРЕТЕНИЯ ЯВЛЯЕТСЯ СОКРАЩЕНИЕ ОБЪЕМА ОБОРУДОВАНИЯ. УСТРОЙСТВО ВЫБОРКИ КОМАНД ПРОЦЕССОРА СОДЕРЖИТ ВХОД 1 КОМАНДНОГО СЛОВА, ВХОД 2 ЗАПУСКА, ПЕРВЫЙ 3 И ВТОРОЙ 4 РЕГИСТРЫ, КОММУТАТОР 5, ДЕШИФРАТОР 6, ЭЛЕМЕНТ И7, СЧЕТЧИК 8, БЛОК 9 МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ, ВЫХОД 10 КОМАНДЫ, ВЫХОД 11 АДРЕСА СЛЕДУЮЩЕГО КОМАНДНОГО СЛОВА. 4 ИЛ.

ю

-U

00

J ел

оо

1,

п

фие.1

Изобретение относится к вычислительной технике и может быть использовано для выборки команд длиной в слово и полуслово при построении процессора специализированных ЭВМ среднего быстродействия.

Цель изобретения - сокращение объема оборудования.

На фиг. 1 представлена структурная схема устройства выборки команд процессора; на фиг. 2 - структурная схема блока микропрограммного управления; на фиг. 3 - граф-схема микропрограммы функционирования устройства; на фиг. 4 - временные диаграммы работы устройства.

Устройство выборки команд процессора (фиг. 1) содержит вход 1 командного слова и вход 2 запуска устройства, первый 3 и второй 4 регистры, коммутатор 5, дешифратор 6, элемент И 7, счетчик 8, блок 9 микропрограммного управления, выход 10 команды и выход 1 1 адреса следующего командного слова устройства, выходы 12-15 и входы 16 и 17 блока 9 микропрограммного управления.

Блок 9 микропрограммного управления (фиг. 2) содержит регистр адреса микрокоманды 18, память микропрограмм 19, регистр микрокоманды 20, элемент 2И- ЗИЛ И 21, тактовый вход 22.

В описании использованы следующие обозначения, принятые в системе команд ЭВМ: RR - формат команды длиной в полуслово (2 байта); RX - формат команды длиной в слово (4 байта); адрес памяти N - разрядный.Принцип действия устройства основан на организации конвейерной выборки командных слов. Запуск конвейера производится в случае начальной загрузки адреса команды в счетчик 8 по сигналу на входе 2 устройства. При этом производится загрузка конвейера. В дальнейшем конвейер работает по выборке командных слов (фиг. 3).

Регистры 3 и 4 организованы так, что содержат по крайней мере одну команду.

Выборка командной информации из памяти осуществляется словами с использованием счетчика 8, при этом -с выхода 11 устройства на вход памяти поступает укороченный адрес - адрес слова, в котором обязательно содержится либо левое полуслово команды, либо вся команда.

Начальное значение счетчик 8 получает при загрузке адреса первой команды. В дальнейшем, если в регистрах 3 и 4 не содержится полностью очередной команды, то по сигналу с блока 9 микропрограммного управления, поступающего на первый счетный вход счетчика 8, его значение увеличивается на -f-4.

(N- 1)-й разряд счетчика 8 фиксирует факт расположения очередной команды на границе слова или полуслова. В первом случае (N-1)-й разряд счетчика 8 прини0

мает нулевое значение, во втором - единичное. Начальное значение (N-1)-й разряд получает при загрузке в счетчик 8 адреса первой команды. В процессе работы конвейера дешифратором 6, выход которого управляется сигналом 14 с блока 9, анализируется длина текущей исполняемой команды. Таблица истинности дешифратора 6 имеет вид:

УправляющийФорматВыход

вход 14команды

0ЛюбойО

1RR1 1 RX О

Если длина текущей исполяемой команды равна полуслову (формат RR), то значение (N-1)-го разряда счетчика 8 инвертируется после снятия единичного сигнала управления дешифратором 6 по спаду импульса на втором счетном входе счетчика

0 8. Если текущая команда имеет длину в слово (формат RX), то значение (N--l)-ro разряда счетчика 8 не изменяется.

Сигнал с (N-1)-го выхода счетчика 8 управляет работой коммутатора 5, который

5 подключает к выходу 10 устройства командное слово из первого 3 и второго 4 регистров, начало которого всегда совпадает с началом текущей исполняемой команды. При нулевом значении сигнала на своем управляющем входе коммутатор 5 подклю0 чает выходы левой и правой половин первого регистра 3, по единичному значению - выходы второго регистра 4 и левой половины первого регистра 3. Код операции команды с выхода коммутатора 5 поступает на вход дешифратора 6.

5 Работу устройства рассмотрим на примере выборки командной информации при обработке некоторой последовательности команд РХ, RR, RX, расположенной в памяти начиная с адреса с единичным значением (N-1)-го разряда.

На этапе заполнения конвейера в счетчик 8 загружается адрес первой команды, а на вход 2 устройства поступает сигнал на запуск конвейера, и блок 9 микропрограммного управления вырабатывает после5 довательность управляющих сигналов для заполнения конвейера (фиг. 4): с выхода 12 блока 9 .подается сигнал на загрузку первого регистра 3. командным словом из памяти (слово загружается из ячейки, адрес которой определяется кодом на вы0 ходе 11 устройства); с выхода 13 блока 9 подается сигнал на загрузку во второй регистр 4 правого полуслова из первого регистра 3.

В блоке 9 микропрограммного управления производится анализ содержимого

5 (N-1)-го разряда счетчика 8, поступающего на его вход 16. По единичному значению данного разряда с выхода 15 блока 9 подается управляющий сигнал на первый

0

счетный вход счетчика 8 для увеличения его значения на +4. Новое значение адреса используется для выборки из памяти второго командного слова, которое загружается в первый регистр 3 по сигналу с выхода 12 блока 9. При нулевом значении (N-1)-го разряда счетчика 8 второе обращение к памяти и заполнение регистра 3 не производится

На этом этап заполнения конвейера заканчивается. При этом единичный сигнал с (N-l)-ro выхода: счетчика 8 подается на управляющий вход коммутатора 5, который подключает к выходу 10 устройства первую команду RX для дальнейшей обработки.

Сигнал с выхода 14 блока 9 микропрограммного управления разрешает выход дешифратора 6, значение сигнала на котором остается нулевым - признак команды RX. При этом значение (N-1)-го разряда счетчика 8 в этом цикле не изменится.

На выходе элемента И 7 появляется сигнал с нулевым значением, по которому блок 9 вырабатывает сигналы, вызывающие выборку очередного командного слова из памяти (фиг. 4): по сигналу с выхода 15 блока 9 значение счетчика 8 увеличивается на +4; по сигналу с выхода 13 блока 9 в регистр 4 загружается правое полуслово из регистра 3; по сигналу с выхода 12 блока 9 в регистр 3 загружается очередное командное слово, которое выбирается из памяти по новому адресу.

Коммутатор 5 подключает на выход 10 устройства вторую команду RR.

Сигнал с выхода 14 блока 9 разрешает выход дешифратора 6, значение сигнала на котором изменяется на единичное - признак команды RR.

На выходе элемента И 7 появляется сигнал с единичным значением, по которому блок 9 запрещает выборку очередного командного слова из памяти. По спаду сигнала на выходе дешифратора 6 значение (N-1)-го разряда счетчика 8 инвертируется и сигнал с нулевым значением поступает на управляющий вход коммутатора 5, который подключает к выходу 10 устройства третью команду RX, расположенную в первом регистре 3.

Формула изобретения

Устройство выборки команд процессора, содержащее первый и второй регистры, коммутатор, дешифратор, элемент И,

0 счетчик, блок микропрограммного управления, вход первого разряда, кода условий которого соединен с входом запуска устройства, вход командного слова устройства соединен с информационным входом первого регистра, выход поля младших разря5 лов которого соединен с первыми входами первой и второй групп информационных входов коммутатора, второй вход второй группы информационных входов которого соединен с выходом второго регистра, информационный вход которого соединен с

0 выходом поля старших разрядов первого регистра и с вторым входом первой группы информационных входов коммутатора, выход которого соединен с информационным входом дешифратора и с выходом команды

5 устройства, выход адреса команды которого соединен с выходом счетчика, первый счетный вход которого соединен с первым выходом блока микропрограммного управления, второй и третий выходы которого соединены соответственно с синхровходами

0 первого и второго регистров, выход дешифратора соединен с первым входом элемента И, выход которого соединен с входом второго разряда кода условий блока микропрограммного управления, отличающееся тем, что, с целью сокращения объема обо5 рудования, выход первого разряда счетчика соединен с вторым входом элемента И, с управляющим входом коммутатора и с входом третьего разряда кода условий блока микропрограммного управления, выход дешифратора соединен с вторым счетным входом счетчика, четвертый выход блока микропрограммного управления соединен со стробирующим входом дешифратора.

0

12 /J Щ 15

Загрузка

С Конец ) Фиг.З

2/5/7 Фиг. 2

Сч8- Сч8+ 4

W. -fcpe3

РеЗ: память(.Счв)

I

Загрузка

Работа