Устройство для распаковки команд Советский патент 1986 года по МПК G06F9/00 

Изобретение относится к вычислительной технике и может быть использовано для распаковки команд в процессоре вычислительной машины.

Цель изобретения - сокращение объема оборудования.

На чертеже представлена блок-схема устройства.

Устройство для распаковки команд содержит первьй и второй 2 буферные регистры команд, первый 3, второй А и третий 5 мультиплексоры, счетчик 6 адресов команд D -тригге 7 полуслова, первый 8 и второй 9D - триггеры формата, Г-триггер 10 блокировки, первый 11, второй 12 и третий 13 элементы ИЛИ, первый 14, второй 15, третий 16, четвертый 17, пятый 18, шестой 19, седьмой 20, вось- мой 21 и девятый 22 элементы И, первый 23 и второй 24 элемент НЕ и элемент НЕ-И 25.

Выходы мультиплексоров 3,4 и 5 являются выходами первого 26, второ- го 27 и третьего 28 полуслова команды устройства. В устройстве имеются также выход 29 признака типа адресации команд устройства, выход 30 адреса команды устройства, выход 31 запрета вьщачи команды устройства, выход 32 запроса следующего слова команды. Информационный вход первого 1 буферного регистра команд является входом 33 команд устройства. Б уст- ройстве имеются также первый син- хровход 34 устройства, вход 35 разрешения приема команды устройства, вход 36 признака типа команд устройства, вход 37 адреса команд устрой- тва и второй синхровход 38 устройства.

В описании работы устройства использованы следующие обозначения, принятые в системе команд ЭВМ: RR - формат команд длиной в одно полуслово (два байта); RX, RS SI, S - форматы команд длиной в два полуслова или в одно слово (четыре байта); SS - формат команд длиной в три полуслова (шесть байтов).

Старший байт (разряды 0-7) распакованной команды любого формата содержит код операции, два старших разряда которого (О и 1) определяют формат команды. Так, если в разрядах О,1 содержится код 00, то формат данной команды RR, другие значения

кодов соответствуют командам длиной в одно слово (RX, RS S, SI).

Два младших разряда адреса команды (30-й и 31-й) указывают а/;рес самого левого байта в ячейке памяти шириной в слово, начиная с которого располагается адресуемая команда.

Команды в памяти могут располагаться как на целочисленной границе слов (разряды 30, 31 - 00), так и на целочисленной границе полуслов (разряды 30, 31 - 10).

Предлагаемое устройство для распаковки команд предполагает, что выборка командной информации осуществляется словами (по 4 байта) и после выборки слова командной информации адреса счетчика адресов команд, по содержимому которого адресуется память, увеличивается на 4. При этом разряды 30 и 31 в памяти игнорируются, а их значение имеет смысл только при формировании адреса перехода для сообщения устройству куд /произошел переход - на границу слова (разряды 30, 31 - 00) или на границу полуслова (разряды 30, 31 - 10).

Поскольку значение 31-го разряда при формировании адреса перехода всегда равно О, то в устройство поступает только 30-й разряд адреса перехода.

31-й разряд адреса памяти принимает единичное значение только при обращении за операндами, содержащими нечетное число байтов, и в дальнейшем не упоминается.

Работу устройства рассмотрим на примере выборки распаковки некоторой последовательности команд.

Предположим, что первый и второй буферные регистры 1 и 2 команд содержат 32 разряда (0-31 разряд - два полуслова).

Устройство для распаковки команд работает следующим образом.

На входы 38 и 34 устройства с периодом, равным циклу работы устройства управления ЭВМ, поступают тактовые импульсы Т1 и Т2 соответственно, причем такт Т2 отстает от такта Т1 на четверть периода. Подача всех сигналов на входы устройства синхронизирована с сигналами Т1 и Т2.

Начальная выборка командной информации инициируется в результате успешного выполнения команды перехода.

3

Пусть переход вьтолняется на границу слова (30 разряд адреса перехода - 0) и осуществляется выборка и распаковка последовательности команд форматов: RX, RR, RR, RS.

.Сформированный адрес перехода поступает на вход 37 устройства и по синхросигналу параллельной записи (не показано) записьшается в счетчик 6 адресов команд.

Адрес перехода из счетчика 6 адресов команд через выход 30 поступает в память, из которой выбирается первое слово командной информации (команда формата RX),которое поступает на вход 33 устройства.

Затем на входы 35 и 36 устройства поступают сигналы (последний выдается только при успешном выполнении команды перехода).

Сигнал с входа 35 стробируется тактом Т1 на первом элементе И 14, по фронту сигнала на его выходе осуществляется запись команды RX в первый буферный регистр 1 команд и увеличение содержимого счетчика 6 адресов команд на 4, тем самын в нем подготавливается адрес для выборки . следующего слова командной информации. После этого сигнал с входа 35 устройства снимается.

Сигнал с входа 36 устройства через элемент НЕ 23 блокирует прохождение информации через третий элемент И 16 и разрешает прохождение через четвертый элемент И 17 и далее через первый элемент ИЛИ 11 на D -вход U - триггера 7 полуслова значения 30-го разряда адреса перехода с входа 37 (Устройства. Одновременно сигнал с в хода 36 через первый вход второго элемента ИЛИ 12 поступает на первый вход шест|)го элемента И 19 и строби руется начнем тактом Т1. Фронтом сиг нала на вьжоде элемента И 19 осуществляется запись значения 30-го разряда адреса перехода в 3) -триггер 7 полупериода (в рассматриваемом примере 30-й разряд адреса перехода равен О и в триггер 7 записывается О) .

По этому же сигналу с входа 36 на выходе первого элемента НЕ 23 выраба тьтается нулевой потенциал, который поступает на второй вход седьмого элемента И 20, с выхода которого нулевой потенциал поступает на I -вход второго D -триггера 9 формата. По

510754

тактовому импульсу Т1, совпадающему с сигналом р азрешения приема, на выходе восьмого элемента И 21 вырабатывается синхросигнал, фронтом кото- 5 рого триггер 9 устанавливается в О.

По снятию сигнала с входа 36 устройства блокируется прохозкдение информации через четвертый элемент О И 17, а чере.з элемент НЕ 27 устанавливается разрешающий потенциал на втором входе элемента И 16 для прохождения через него и далее через первый Элемент 1I ИЛИ сигнала с ин- 5 версного выхода Г -триггера 7 полуслова на его Р -вход.

Нулевой уровень сигнала с прямого выхода D -триггера 7 полуслова поступает на управляющие входы первого 3 0 и второго 4 мультиплексоров, настраивая их так, что через первый информационный вход мультиплексора 3 на выход 26 устройства передается содержимое первого полуслова буферного

5 регистра 1 команд, а через второй информационный вход мультиплексора 4 на выход 27 устройства передается содержимое второго полуслова буферного регистра 2 команд. Таким обра0 зом, полностью распакованная команда формата RX с выходов 26 и 27 устройства может вьщаваться для дальнейшей обработки.

Параллельно два старших разряда

(О и 1), определяющие формат команды, поступают с выхода 1 -триггера 7 на соответствующие входы элемента НЕ-И 25. Формат RX идентифицирует код в двух старших разрядах кода опе0 рации, равный 01, поэтому на выходе элемента НЕ-И 25 вырабатьтается нулевой- сигнал, поступающий на 37-вход D-триггера 8, которьй затем по тактовому импульсу Т2 обнуляется (если

5 он уже ранее не находился в О).

По окончании действий, заданных командой формата RX, или при частичном ее выполнении (определяется степенью совмещения операции в конкрет0 ной реализации процесса) из памяти выбирается следующее слово командной информации, т.е. две команды формата RR. Обозначим их в порядке следования - RR , RR.

Далее на вход 35 устройстпа поступает сигнал разрешения приема, а на вход 38 - очередной тактовый импульс, TI. По совпадению сигналов на вхо51

элемента И 14 на выходе последнего вырабатьгоается сигнал, фронтом которого производится запись команды RR , RR в буферный регистр 1 команд с входа 33 устройства, а также увеличивается на 4 содержимое счетчика 6 адресов комонд,

После занесения команд RR в RR в буферный регистр 1 команда RR через первый информационный вход перво- го мультиплексора 3 передается на .выход 26 устройства для дальнейшей обработки, а два старших разряда с выхода мультиплексора 3, содержащие код 00, поступают на второй и третий входы элемента НЕ-И 25 (на первонвхо- де элемента НЕ-И 25 нуль поступает с выхода четвертого элемента 17 и), на его выходе вырабатывается единичный сигнал, поступающий на I -вход D - триггера 8 формата. Последний по тактовому импульсу Т2 устанавливается в единичное coctoяниe, и разрешающий потенциал с его выхода поступает на первый вход пятого элемента 18 И, подготавливая его к срабатьшанию.

По окончании действий, заданных командой RR , или при частичном ее вьтолнении из памяти считьшается следующее слово командной информации, т.е. команда формата RS , которая с входа 33 устройства по сигналу разрешения приема на входе 35 устройства и по синхросигналу Т1 (фронтом сигнала на выходе элемента И 14) за- писывается в буферный регистр 1 команд и одновременно второе полуслово буферного регистра 1, в котором находится команда RR , переписьгоается во второй буферный регистр 2 команд. Сигнал на выходе элемента И 14, также поступая на счетный вход счетчика 6 адресов команд, увеличивает его содержимое на 4 для адресации следующего слова командной информации.

.Кроме того, по сигналу разрешения приема на входе -35 и тактовому импульсу Т1 на входе 38 устройства нэ выходе шестого элемента И 19 Ёырабатьшается сигнал, фронтом которого производится установка 1) - триггера 7 полуслова в 1, так как к моменту поступления сшгхросигнала Т1 на его D -входе (по цепи обратной связи) с инверсного выхода триггера через открытьм элемент И j6 и первый элемент ИЛИ 11 поступит единичный потенциал.

756

Изменение состояния триггера 7 nof- луслова с О на 1 вызывает установку разрешающего потенциала на пер вом входе второго элемента И 15 и переключение направлений мультиплексоров 3 и 4, что в свою очередь вы- эьшает передачу команды RR из второго буферного регистра 2 команд через второй информационный вход мультиплексора 3 на выход 27 устройства для дальнейшей обработки.

Параллельно нулевой код в двух старших разрядах распакованной команды RR с выхода мультиплексора 3, поступая на вход элемента НЕ-И 25, вырабатывает на ег.о выходе единичный сигнал, который по совпадению с разрешающим потенциалом на первом входе второго элемента И 15, вырабатьшает единичный сигнал и на его вьпсоде, Таким образом, к этому моменту времени единичные потенциалы с выходов элементов НЕ-И 25. и И 15 и подаются на Р-входы D -триггеров 8 и 10 соответственно. Далее очередной тактовый импульс Т2 на входе 34 устройства подтверждает единичное состояние триггера 8 и устанавливает в 1 триггер 10 блокировки. Состоя- ние триггеров 8 и IО подтверлдаается каждым тактовым импульсом Т2 в течение времени, пока распакованная команда находится на выходах 26 и 27 устройства.

Сигнал с прямого выхода триггера 10 блокировки через вькод 31 устройства поступает в устройство упрар- ления процессора для запрета выборки следующего слова командной информации, а с инверсного выхода триг гера IО нулевой потенциал поступает на первый вход первого элемента И 14 для блокировки выдачи г. его выхода сигнала на синхровходы регистров I и 2 и счетного импульса на счетчик 6 адресов команд.

По окончании действий, заданных командой RR, или при ЧАСТИЧНОМ ее вьтолнении на вход 35 устройства поступает сигнал разрешения приема. Последний вырабатьшает на выходе пятого элемента И 18 единичный сигнал, который через элемент ИЛИ 12 устанавливает разрешающий потенциал на первом входе шестого элемента И 19. Затем по тактовому импульсу Т на выходе элемента И 19 вырабатьгеается синхросигнал, по фронту которого

71

триггер 7 полуслова переходит из состояния 1 в состояние О, что приводит к переключению направлений мультиплексоров 3, 4, и ранее принятая на первый буферный регистр 1 ко- манд команда формата RS через первый и второй информационные входы.мультиплексоров 3 и 4 передается по полусловам на выходы 26 и 27 устройства для дальнейшей обработки, а нулевой потенциал с прямого вьпсода триггера 7 полуслова поступает также и на первый вход BTot)oro элемента И 15. Два старших разряда кода операции команды RS, содержащих код 10, с выхода мультиплексора 3 поступая на второй и третий входы элементы НЕ-И 25, вы- рабатьшают на его выходе нулевой nor тенциал. Таким образом, нулевые потенциалы присутствуют на D-входах триггеров 8 и 10, а очередным тактовым импульсом Т2, поступающим с входа 34 устройства на синхровходы триггеров 8 и 10, последние устанавливаются в О. Это приводит к выработке нул1ЕВОго сигнала на выходе пятого элемента И 18, на .первом входе шестого элемента И 19, к снятию сигнала блокировки с выхода 31 устройства и установке разрешающего потенциала на третьем входе первого элемента И 11, поступающего с инверсного вы- хода триггера 10.

По окончании действий, заданных командой формата RS, или при частичт ном ее выполнении, осуществляется выборка из памяти и прием на буферный регистр 1 команд следующего слова командной информации, В1едача его на выходы 2б и 27 устройства, продвижение счетчика 6 адресов команд, и . Процесс приема распаковки ко- манд, поступление управляющих сигналов на входы устройства возобновляются в описанном порядке.до следую- щей успешно вьтолненной команды перехода.

Рассмотрим теперь случай, когда переход выполняется на границу полуслова (т.е. :30-ый разряд; адреса пе- рехода равен 1). В этом случае после выборки первого слова командной информации первое полуслово первой команды (а если это команда формата то вся команда) записывается в млад- шее второе полуслово буферного регистра 1 команд. В этот момент содерг жимов первого полуслова регистра 1

075 8

и содержимое регистра 2 не имеет . смысла. Для окончательной выборки второго полуслова первой команды (или для окончательной распаковки первой Команды, если она была формата RR) необходима повторная выборка из памяти следующего слова командной информации. Этот процесс осуществляется следующим образом.

Сформированный адрес перехода с входа 37 устройства заносится в счетчик 6 адресов команд и с выхода последнего через выход 30 устройства поступает в память для адресации первого слова командной информации. Единичное значение 30-го разряда ад реса перехода с входа 27 устройства поступает на второй вход четвертого элемента И 17 и по совпадению с сигналом успешного перехода, поступающим на вход 36 устройства, вы- работанный на выходе элемента И 17 единичный сигнал поступает на D - вход триггера 7 полуслова.

Одновременно единичный сигнал с выхода элемента И 17 через выход 29 устройства поступает в устройство управления процессора, тем самым сообщая ему о необходимости повторной выборки слова командной информации из памяти по продвинутому адресу в счетчике 6, после приема первого слова командной информации, содержащей первое полуслов первой команды, в буферный регистр 1 команд. Кроме того, сигнал с выхода элемента И 17, поступая на первый вход элемента Й-НЕ 25, принудительно вырабатывает на его выходе нулевой сигнал. Это необходимо для того, чтобы защититься от ложного срабатывания в 1 по тактовому импульсу Т2 триггера 8 формата, что приводит к несанкционированному изменению состояния триггера 7 полуслова, поскольку после приема первого слова командной информации в буферный регистр I команд нет еще полного заполнения командной информацией, имеющей смысл буферных регистров и 2, а поэтому значение двух старших разрядов выхода мультиliheKCOpa 3 может быть произвольным.

.

Параллельно с сигналом успешного перехода на вход 35 устройства поступает сигнал разрешения приема и очередным тактовым импульсом Т1 производится установка в 1 триггера 7 полуслова, одновременно осуществляется

912

запись первого полуслова первой команды с входа 33 устройства в буфер-:: ный регистр 1 и увеличение содержимого счетчика 6 адресов команд на 4.

Затем тактовым импульсом Т2 lipo- изводится установка в О (или подтверждение нулевого состояния) триггеров 8 формата и 10 блокировки, так как логический источник нулевых потенциалов на D-входах триггеров 8 и 12 -сигнал успешного перехода - на входе 36 устройства сниг ается не ранее чем по заднему фронту тактового импульса Т2. Если перед осуществлением выборки первого после команды neрехода слова командной информации с выхода 31 поступает сигнал блокировки, то он устройством управления процессором игнорируется,

После повторного считьгоания из памяти следующего слова командной информации, т.е. второго полуслова первой команды и первого полуслова второй команды (или если первая команда бьша формата RR, то команды одного из форматов: КХ, RS, SI,, S или следующей пары команд формата. RR), по сигналу разрешения приема и далее по тактовому импульсу Т1 фронтом сигнала с выхода первого элемента И 14 одновременно производится перезапись содержимого первого буферного регистра I команд во второй буферный регистр 2 команд, содержимое котошго через второй информационный вход мультиплексора 3 передается на выход 26 устройства и прием на буферный регистр 1 команд нового слова командной информации, содержап|ей второе полуслово первой распаковьгоаемой команды, которая сразу же из первого полуслова буферного регистра 1 через первый информационный вход мультиплексора 4 передается на выход 27 устройства.

Одновременно содержимое счетчика 6 адресов команд увеличивается на 4.

Полностью распакованная первая команда с выходов 26 и 27 устройства поступает на дальнейшую обработку.

Далее процесс выборки, приема и распаковки последовательности команд ничем не отличается от описанного в первом примере.

Формат SS идентифицируется кодом П в двух старших разрядах кода операции.

5

0

5 о-

5

5

0

5

07510

Возможны два случая расположения команды формата SS в памяти: на границе слова и на границе полуслова. Поэтому для общности рассмотрим работу устройства на примере выборки и распаковкч такой последовательности команд: SS, RX, SS, причем пусть первая команда формата SS расположена на границе слова, тогда вторая автоматически будет расположена на границе полуслова. Обозначим пару команд формата SS в порядке их следования в рассматриваемой последовательности через SS и SS соответственно,

В момент записи слова командной информации, содержащего первых два полуслова командь SS (разряды О - 31), в первый буферный регистр 1 команд происходит изменение состояния с 1 на O V (или подтверждение нулевого состояния) триггера 7 полуслова и увеличение содержимого счетчика 6 адресов команд на 4. Нулевые потенциалы с триггеров 7 и 9 (последний находился в О либо после команды перехода, либо после распаковки пре- дьздущей команды формата SS, находившейся на границе слова) поступают на . управляющие входы мультиплексоров 3, 4 и 5, что приводит к передаче содержимого первого полуслова (т.е. раз- , рядов 0-15 команды SS ) первого буферного регистра 1 команд через первый информационный вход первого мультиплексора 3 на выход 26 устройства, откуда два старших разряда, содержащих код II, поступают на второй и третий входы девятого элемента И 22,, на первый и четвертый входы которого поступают единичные потенциалы с вы-, хода второго элемента НЕ 24 и с инверсного выхода триггера 9 формата соответственно. На выходе элемента И 22 вырабатывается единичный сигнал, который поступает через третий элемент ИЛИ 13 на D -вход первого триггера 8 формата и на третий вход седьмого элемента И 20 (на первый и второй входы элемента И 20 разрешающие потенциалы поступают с выхода, элемен - та НЕ 23 И; с инверсного выхода триггера 7 соответственно) и вырабаты- вает на его выходе единичный сигнал, который поступает на D-вход второго тр иггера 9 формата и через выход 32 устройства - в устройство управления процессора.

11

Этим сигналом последнему сообщается, что на выходах 26-28 устройства отсутствует полностью распакованная команда, и оно инициирует выборку следующего слова командной инфор- мации, в котором содержится третье полуслово команды SS (разряды 32- 47) и первое полуслово команды RX.

Предварительно по тактовому импульсу Т2 триггер 8 формата устанав- ливается в I и сигнал с его выхода устанавливает разрешакиций потенциал на первом входе пятого элемента И J8 триггер 10 блокировки устанавливается в О (или подтверждается нуле- вое состояние).

По сигналу разрешения приема на входе 35 устройства и на выходе элемента И 18 вырабатьюается единичный сигнал, который через второй элемент ИЛИ 12 поступает на первый вход щестого элемента И 19, подготавливая его к срабатьгоанию. Кроме того, сигнал разрешения приема подготавливает к срабатыванию восьмой элемент И 21 и первый элемент И 14.

По тактовому импульсу Т1 фронтами сигналов, вырабатьшаемых на выходах элементов И 14, 19, 21 соответственно производится: перезапись содержи- мого первого буферного регистра 1 во второй буферный регистр 2 команд, а первый буферный регистр команд записьгоает с входа 33 устройства ранее выбранное из памяти слово команд ной информации (третье полуслово команды SS и первое полуслово команды RS); увеличивается на 4 содержимое счетчика 6 адресов команд, изменяется состояние с О на 1 триг- гера 7 полуслова и устанавливается в I второй триггер 9 формата, а на его D -входе устанавливается нулевой потенциал с выхода седьмого элемента И 20, так как на первом входе последнего устанавливается ну левой потенциал с инверсного вькода триггера 7 полуслова.

Таким образом, к этому моменту времени команда SS полностью нахо- дится на втором 2 (разряды 0-3l)и первом 1 fразряды 32-47) буферных регистрах команд.

Единичные потенциалы с прямых выходов триггеров 7 и 9, поступая на управляющие входы мультиплексоров 4, 3 и 5, настраивают их так, что содержимое первого полуслова второго бу

25

5

О , 5

20

35 40 45

50

55 07512

ферного регистра 2 (разряды 0-15 команды SS ) через третий информационный вход первого мультиплексора 3 передается на выход 26 устройства, содержимое второго полуслова буферного регистра 2 (разряды 16-31 команды SS ) через третий информационный вход второго мультиплексора 4 передается на выход 27 устройства, .а содержимое первого IJTO- луслова первого буферного регистра 1 команд (разряды 32-47 команды SS ) через второй информационный вход третьего мультиплексора 5 передается на выход 28 устройства. Таким образом, полностью распакованная команда SS с выходов 26-28 устройства выдается для дальнейшей обработки.

По очередному тактовому импульсу Т2, несмотря на то, что на второй и третий выходы девятого элемента И 22 продолжает поступать код 11 с выхода двух старших разрядов мультиплек-. сора 3, первый триггер 8 формата устанавливается в О, так как на выходе элемента И 22 удерживается нулевой потенциал за счет нулевого потенциала, поступающего на его четвертый вход с инверсного выхода второго трчг- гера 9 формата.

По окончании действий, заданных командой SS , или при частичном ее вьтолнении осуществляется выборка следующего слова командной информации, т.е. второго полуслова команды RX и первого полуслова команд SS . По совпадению . сигнала разрешения приема, поступающего с входа 35 устройства, тактовым импульсом Т1 на входе i38 устройства вырабатываются синхросигналы на выходах первого 14 и восьмого 21 элемента И. Фронтом сигнала на выходе последнего устанавливается в О второй триггер 9 формата, и нулевой потенциал с его прямого вывода, поступая на вторые уцравляющие входы первого 3 и второго 4 мультиплексоров, настраивает их так , что младшее второе полуслово второго буферного регистра 2 команд передается на выход мультиплексора 3 через его второй информационный вход, а старшее первое полуслово первого буферного регистра I команд передается на выход мультиплексора 4 также через его второй информационный вход.

Таким образом, как только фронтом сигнала с выхода первого элемента

И 14 первое полуслово команды КХ из младшего второго полуслова первого буферного регистра 1 команд перепишется в младшее второе полуслово второго буферного регистра 2 команд а ранее выбранное из памяти слово командной информации (т.е. второе полуслово команды RX и первое полуслово команды с входа 33 устройства) запишется в первый буферный регистр 1 ко манд, то полностью распакованная команда формата RX сразу же передается на выходы 26 и 27 устройства, откуда поступает на дальнейшую обработку Одновременно сигналом с выхода эле- мента И 14 осуществляется увеличение на 4 содержимого счетчика 6 адресов команд.

После вьтолнения действий, заданных командой RX, или при частичном её выполнении осуществляется выборка из памяти следующего слова командной информации, в котором содержится второе (разряды 16-31 команды SS) и третье (разряды 32-47 команды SS ) полуслова команды SS. Выбранное из .памяти слово по сигналу разрешения приема и по тактовому импульсу Т1 фронтом сигнала на выходе первого элемента И 14 записьшается в первый буферный регистр 1 команды. Одновременно содержимое последнего Лерепи- сьшается во второй буферный регистр 2 команд,- Теперь первое (разряды 0-15 команды) и второе (разряды 6- 31 команды) полуслова команды SS оказавшись во втором младшем полуслове второго буферного регистра 2 команд и в первом старшем полуслове первого буферного регистра 1 команд, соответственно, через ранее выбранные (при распиловке команды RX) вторые информационные входы мультиплексоров 3 и 4 передаются на Вьрсоды 26 и 27 устройства, а третье полуслово (разряды 32-47 команды) команды SS оказавшись во втором младшем полуслове первого буферного регистра 1 команд, через ранее подключенный по нулевому потенциалу с прямого выхода триггера 9 формата первый информационный вход мультиплексора 5 передается на вькод 28 устройства.

Таким образом, полностью распакованная команда SS с выходов 26-28 устройства поступает на дальнейшую обработку. Параллельно С выхода муль ч иплексора 3 два старшнгх разряда

(код 11), поступая на второй и третий входы и совпадая с разрешающими потенциалами на первом и четвертом входах девятого элемента И 22, вырабатывают на его выходе единичный сигнал, который через третий элемент ИЛИ 13 поступает на D -вход первого тригге1ра 8 формата. Последний по очередному тактовому.импульсу Т2 устанавливается в 1, а единичный потенциал на его выходе поступает на первый вход пятого элемента И 18,

По сигналу разрешения приема сигнала с выхода элемента И 18 через второй элемент ИЛИ 12 поступает на первый вход шестого элемента И 19, на выходе которого по тактовому импульсу 11 вырабатывается синхросигнал, по фронту которого триггер 7 полуслову.изменяет свое состояние из 1 в О, что приводит к подключению на выходы мультиплексоров 3-й 4 информации из первых информационных входах. Одновременно фронтом сигнала с выхода первого элемента И J4 производится запись в первый буферный регистр 1 команд ранее выбранного слова командной информации, а также продвижение счетчика 6 адресов команд ,

Далее процесс распаковки и приема команд, в зависимости от их форматов осуществляется аналогично описанному

Формула изобретения

Устройство для распаковки команд, содержащее счетчиЛ адресов команд, первый и второй буферные регистры команд, первый элемент И, первый элемент ИЛИ, первый мультиплексор, первый информационный вход которого со-., динен с первыьга информационными входами второго и третьего мультиплексоров и с первым выходом первого буферного регистра команд, второй выход которого соединен с вторыми информаг ционными входами второго и третьего/ мультиплексоров, информационный вход первого буферного регистра команд соединен с входом команд устройства, отличающееся тем, что, с целью сохранения оборудования, око содержит D -триггер полуслова, первый и второй D -триггеры формата,D - триггер блокировки, второй, третий, четвертый, пятьА, шестой, седьмой, восьмой и девятый элементы И, второй

151

и третий элементы ИЛИ, первый и второй элементы НЕ и элемент НЕ-И, причем первый и второй выходы первого буферного регистра команд соединены соответственно с первым и вторым ин- формационными входами второго буферного регистра команд, первый и второй выходы которого соединены с третьими информационными входами первого и второго мультиплексоров соот- ветственно, а синхровходы первого и второго буферного регистров команд и счетный вход счетчика адресов команд соединены с выходом первого элемента И, выходы первого, второго и третьего мультьтиплексоров соединены соответственно с выходами первого, второго и третьего полуслова команды устройства, первые управляющие входы первого и второго мультиплексоров соединены с первым входом второго элемента И и с прямым выходом D - триггера полуслова, В -вход которого соединен с выходом первого элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами третьего и четвертого элементов И, первый синхровход устройства соединен с синхровходами D -триггера блокировки и первого D -триггера фор- мата, выход которого соединен с первым входом пятого элемента И, выход которого соединен с первым входом второго элемента ИЛИ,выход которого соединен с первым входом шестого элемента И,выход которого соединен с син- хровходом D-триггера полуслова,инверсный выход которого соединен с первыми входами третьего и седьмого элементов И, вход разрешения приема команды устройства соединен с первыми входами первого, восьмого и вторым входом пятого элементов И, вход признака типа команд устройства соединен с первым входом четвертого эле- мента И и вторым входом второго элемента. ИЛИ, а через первый элемент

5 О 5 0 5 о .

07516

НЕ - с BTOpbtM входом третьего элемента И и с вторым входом седьмого элемента И, третий вход которого соединен с первом входом третьего элемента ИПИ и с входом девятого элемента И, первый вход которого соединен с выходом второго элемента НЕ, вход которого соединен с первым входом элемента НЕ-И, с выходом четвертого элемента И и с выходом признака типа адресации команд устройства, выход адреса команды которого соединен с выходом счетчика адресов команд, вход записи которого соединен с входом адреса команды устройства, предпоследний младший разряд входа адреса команды устройства соединен С вторым входом четвертого элемента И, два старших разряда выхода первого мультиплексора соединены соответственно с вторыми и третьими входами девятого элемента И и элемента НЕ-И, выход которого соединен с вторыми входами третьего элемента ИЛИ и второго элемента И, выход которого соединен с -входом 33 -триггера блокировки, вторые управляющие входы первого и второго мультиплексоров и управляющий вход третьего мультиплексора соединены с прямым выходом второго 33 -триггера формата, инверсный выход которого соединен с четвертым входом девятого элемента И, а синхровход - с выходом восьмого элемента И, второй вход которого соединен с вторыми входами первого и шестого элементов И и вторым синхровходом устт ойства, выход запрета выдачи команды которого соединен с прямым выходом D -триггера блокировки, инверсньй выход которого соединен с третьим входом первого элемента И, а выход седьмого элемента И соединен с D -входом второго D- триггера формата н с выходом запроса следуклцего слова команды устройства.

90

.dHJ

S3

95

31

J

Изобретение предназначено для распаковки команд различных форматов в быстродействующих процессорах. Цель изобретения - сокращение оборудования. Устройство предназначено для приема и распаковки команд длиной до 48 разрядов. Оно содержит два буферных регистра команд, три мультиплексора, четыре триггера и группу элементов И, ИЛИ, НЕ, НЕ-И. Достоинством устройства является то, что при оптимальном количестве оборудования оно позволяет осуществить одновременно прием и окончательную распаковку команд любого формата, независимо от их взаимного расположения в памяти. Устройство рассчитано на ширину физического доступа в .память в одно слово и ориентировано на использование в процессорах ЭВМ, архитектура которых аналогична ЕС ЭВМ. 1 ил. W N9 СП Ч сл

Составитель В. Криворучко Редактор Т. Митейко Техред И.Гайдош Корректор С. Шекмар

Заказ 4А12/46 Тираж 671 .Подписное

БНИШИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д.4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4