Устройство коррекции кода Советский патент 1989 года по МПК H04L1/00 H04L25/08 

4

;о.

Изобретение относится к технике передачи данных. Цель изобретения - повышение помехозащищенности. Устройство коррекции кода содержит управляемый переключатель 1, анализатор 2 длительности импульсов, триггер 3 начала кодовой серии, триггер 4 записи, эл-ты И 5 и 6, генератор 7 тактовых импульсов, регистр 8 сдвига, мультиплексор 9, реверсивный счетчик 10, эл-ты ИЛИ 11, 16, 17 и 18, анализатор 12 длительности пауз, таймер 13, блок 14 коррекции и анализатор 15 кода. Коррекция кода достигается тем, что импульсы и паузы на выходе устройства формируются по исходно заданным параметрам и в соответствии с расшифрованными информационными значениями импульсов, хранящимися в регистре 8. Дополнительная защита от ложного срабатывания осуществляется анализатором 15. 1 ил.

3

Изобри го ие относится к устройствам железнодорожной автоматики и телемеханики и может быть использовано Б аппаратуре передачи данных, например, в системе обмена информации между станционным приемопередающим устройством и путевыми приемопередающими устройствами.

Цель изобретения - повышение помехозащищенности.

На чертеже приведена структурная схема устройства.

Устройство содержит управляемый переключатель 1, анализатор 2 длительности импульсов, триггер 3 начала кодовой серии, триггер 4 записи, первый 5 и второй 6 элементы И,

генератор 7 тактовых импульсов, регистр 8 сдвига, мультиплексор 9, ре- версивный счетчик 10, первый элемент ИЛИ 11, анализатор 12 длительности . пауз, таймер 13, блок 14 коррекции, анализатор 15 кода, а также второй 16, третий 17 и четвертый 18 эле- менты ИЛИ.

Устройство работает следующим образом,

В начальный момент времени на прямом выходе триггера 3 начала ко- довой серии - уровень логического нуля, что соответствует безразличному состоянию устройства. При этом методом интегрального приема авализируется длительность импульсов, при- 5 и соответствует приему нуходящих на вход устройства по линии связи.

Рассмотрим работу устройства при приходе кодовой серии.

При поступлении импульса по его переднему фронту через инверсный вход управляемого переключателя 1 и третий элемент ИШ 17 сигнал логического нуля поступает на вход сброса анализатора 2 и разрешает счет. На счетный вход анализатора 2 поступает частота от генератора 7 через первый элемент И 5. Если число сосчитан1йк подряд импульсов (что повышает помехозащищенность при наличии импульсной помехи) достигает некоторого заданного числа N., то считается, что пришел первый импульс кодовой серии, и осуществляется старт схемы. Если это число меньше N, то сброс анализатора 2 происходит по заднему фронту импульса, приходящего по линии связи. Это обеспечивает защиту о от ложного срабатывания при старте.

90720

В момент запуска при 1щентификации первого импульса кодовой серии сигналом логической единицы на первом с выходе анализатора 2 в триггер 3 начала кодовой серии записывается единица. Разблокируются анализатор 12 и таймер 13 .

Таймер 13 осуществляет задержку 10 формирования устройством выходной информации для компенсации рассогласования между скоростью записи в регистр 8 сдвига и скоростью считывания из него, которое образуется 15 при несовпадении частоты генератора 7 устройства коррекции кода и приемопередающего устройства.

Задержка определяется по формуле

1

кК

С хср- - 1) + (1 - k),

де С - длительность задержки (в периодах тактового генератора); X - длительность кодовой серии (в периодах);

верхняя граничная частота приемопередающего устройства; нижняя частота приемопередающего устройства; длительность большой паузы; длительность малой паузы. Во отсчета задержки продолается прием входной информации.

Если анализатор 2 досчитьгоает до , то импульс считается информаПП

1 k

0

5

0

5

левой посылки, если досчитывает до N, то это соответствует приему единичной посылки, при этом на втором выходе анализатора 2 появляется сигнал логической единицы, который поступает на информационных вход регистра 8 сдвига. Запись информации осуществляется при идентификации малой (разделительной) паузы. Длительность паузы анализирует анализатор 12. После запуска схемы разрешение счета анализатором 12 осутчествляется при наличии сигнала логического нуля на входе устройства через первый элемент ИЛИ 11. Если он досчитывает до заданного числа Nj, то на первом выходе анализатора 12 появляется сигнал логической единицы, что соответствует приему малой паузы, зтим определяется, что наличие сигнала логического нуля на входе устройства не является дроблением импульса. По переднему фронту сигнала на первом выходе анапизатора 12 записывается

единица в тригг ер Д записи и по переднему фронту сигнала на его выходе осуществляется запись очередного бита информации в регистр 8 сдвига, а содержимое реверсивного счетчика 10 увеличивается на единицу. После этого сбра(|ывается содержимое анализатора 2 управляемый переключатель 1. Сброс содержимого триггера 4 записи осуществляется после прихода очередного информационного им- ггульса, этим подготавливается запись следующего бита ннформахщи. Защита от дробления обеспечивается тем, что при его приходе анализатор 2 не сбрасывается, и если не будет идентифи- 1щрована малая пауза, то по переднему фронту импульса на входе устройства счет продолжается. Реверсивный счетчик 10 управляет переключением одного из входов мультиплексора 9 на его выход по мере увеличения количества записанных бит информации в регистр 8 сдвига. После отсчета задержки на передачу таймером 13 разрешается формирование блоком 14 коррек1Ц1и скорректированной кодовой серии. Коррекция кода достигается тем, что импульсы и паузы на выходе устройства формируются по исходно заданным параметрам и в соответствии с расшифрованными информатдюнными значениями импульсов, храня1 Ц1мися в регистре 8 сдвига.

Например, длина единичного импульса по приему - от 32 периодов генератора 7 до 48, а на выходе устройства выдается эталонная длительность - 40 периодов тактовой частоты и т.д.

Значение очередного кодируемого бита информации (О или 1) поступает в блок 14 коррекции с выхода мультиплексора 9. После кодирования очередного бита содержимое реверсивного счетчика 10 уменьшается на единицу. Блок 14 коррекции работает по заднему фронту тактового импульса, а запись информации в регистр 8 сдвига происходит по его переднему фронту, чтобы разделить моменты записи и начала считывания следующего бита информации во времени. После прихода большой паузы-сигнала окончания кодовой серии, на втором выходе анализатора 12 появляется сигнал логической единицы после того, как он досчитывает до N. Этим сигналом запрещается счет анализатору 2. После

4907206

око {чания формирования блоком 14 коррекции последнего и шyльca кодоной серии содержимое реверсивного счетчика 10 становится равным нулю и на его выходе нулевого состояния появляется сигнал логической единицы, что приводит к появлению сигнала логической единицы на выходе второго

10 элемента И 6. разрешающего формирование блоком 14 коррекции сигна.па окончания кодовой серии - большой паузы. После завершения ее формирования сиг- на,пом на первом выходе блока 14 кор15 рекции устройство переводится в безразличное состояние (состояние ожидания) , сбрасывается содержимое триггера 3 начала кодовой серии через четвертый элемент ИЛИ 18, ре20 гистр 8 сдвига и реверсивный счетчик 10, После сброса триггера 3 начала кодовой серии сбрасывается таймер 13 и через первый элемент 1ИИ 11 сбрасьгоается анализатор 12, переклю25 чается управляеьшш переключатель 1 - схема ожидает прихода первого импульса следующей кодовой серии.

Дополнительная от ложного срабатывания осу1цествляется анализа30 тором 15 кода.

Если за заданное Т, не приходит определенное количество информационных импульсов или за врег-{я Т не приходит сигнал окончания кодовой серии, то происходит сброс анализатора 2 через третий элемент ИЛИ 17 и триггера 3 начала кодово серии через четвертый элемент lUUl 18, т.е. устройство переводится в бeзpя; личIюe

35

40

состояние.

Сброс анализатора 15 кода осуществляется через второй элемент 1ШИ 16.

(Формула изобретения

Устройство коррекции кода, содержащее последовательно соединенные генератор тактовых импу.тьсов, первый элемент И и анализатор длительности импульсов, а также анализатор длительности пауз, блок коррекции и элементы ИЛИ и И, о т л и ч а ю - щ е е с я тем, что, с целью повышения помехозащищенности, введены

реверсивный счетчик, регистр сдвига, мультиплексор, таймер, элементы Ш1И, триггер начала кодовой серии, триггер записи, анализатор кода, управляемый переключатель, при этом пер

вый информационный вход управляемого переключателя объединен с вторым входом первого элемента И и с первым входом первого элемента ИЛИ, второй вход которого объединен с первым входом второго элемента ИЛИ, с входом сброса таймера и подключен к инверсному выходу триггера кодовой серии, а выход первого элемента ИЛИ подключен к входу сброса анализатора длительности пауз, к счетному входу которого подключены прямой выход генератора тактовых импульсов, счетный вход таймера и первый вход анализатора кода, первый выход анализатора длительности пауз подключен к второму информационному входу управляемого переключателя и к первому установочному входу триггера записи, а

второй выход анализатора длительности пауз подключен к первому входу второго элемента И, к первому входу третьего элемента ИЛИ и к второму входу второго элемента ИЛИ, выход ко торого соединен с входом сброса анализатора кода, к второму входу которого подключен выход триггера записи вход записи регистра сдвига и вход сложения реверсивного счетчика, а выход анализатора кода подключен к первому входу четвертого элемента ИЛИ и к второму входу третьего элемента ИЛИ, к третьему входу которого пoдкJПoчeн выход управляемого пере

0

5

5

0

0

ключателя, к управляющему входу которого подключен прямой выход триггера начала кодовой серии, первый установочный -вход которого соединен с первым выходом анализатора длительности импульсов и с вторым установочным входом триггера записи, к второму установочному входу триггера начала кодовой серии по дключен выход четвертого элемента ИЛИ, к второму входу которого подключены вход сброса регистра сдвига, первый выход блока коррекции и вход сброса реверсивного счетчика, выходы разрядов которого подключены к соответствующим адресным входам мультиплексора, а выход нулевого состояния реверсивного счетчика подключен к второму входу второго элемента И, к входу вычитания реверсивного счетчика подключен второй выход блока коррекции, третий выход которого является выходом устройства,- к управляющему входу блока коррекции подключен выход таймера, к второму входу - инверсный выход генератора тактовых импульсов, а к третьему входу - выход мультиплексора, к информационным входам которого подключены соответствующие выходы регистра сдви- г&, к информационному входу которого подключен выход анализатора длительности импульсов, к входу сброса которого подключен выход третьего элемента ИЛИ.