Устройство для передачи информации Советский патент 1989 года по МПК G08C19/28 

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам передачи информации, и может быть использовано для передачи сообщений между объектами автоматизированной системы.

Цель изобретения - повышение функциональной надежности устройства путем обеспечения синхронизации управляющих импульсов.

На фиг.1 и 2 представлена функциональная схема устройства; на фиг.З - временные диаграммы, поясняющие работу устройства.

Устройство содержит группу формирователей , формирователь 2 импульса Сброс, первую 3, вторую 4(-4у, группы триггеров, первый 5

и второй 6 триггеры, генератор 7 импульсов, группу счетчиков , шифратор 9, регистр 10 адреса, блок 11 постоянной памяти, регистр 12, первую , вторую 14,-14„, третью 15,-15„ и четвертую , группы элементов И, первый 17, второй 18 и третий 19 элементы И, группу 20 инверторов, первый 21, второй 22, третий 23, четвертьш 24, пятый 25 и шестой 26 элементы ИЛИ, первый 27 и второй 28 элементы задержки, информационный 29 выход устройства и управляющий выход 30 устройства.

Устройство работает следующим образом.

После включения устройства оператор переводит его в исходное состоя4

;о ISD

со о:

ние нажатием клавиши формирователя 2 импульса Сброс. Импульс Сброс с выхода формирователя 2 поступает элемент ИЛИ 25-на R-входы триггеров А, -4„ , счетчиков , регистра 12, регистра 10 адреса, а также на вход элемента ИЛИ 26, с выхода которого импульс Сброс поступает на R-входы триггеров 3,-3, и триггера 6. В исходном состоянии на прямом выходе триггеров 5 (Т-триггер) устанавливается Низкий потенциал (логический ноль). Если по каким-либо причинам после включения устройства на выходе триггера 5 будет высокий потенциал (логическая 1), то импульс Сброс пройдя через открытый элемент И 18 и элемент ИЛИ 21, поступает на счетный вход триггера 5 и устанавливает его в исходное состояние.

В процессе работы при необходимости немедленного формирования и переется низкий потенциал с выхода 4 счетчика 8 (диаграмма И, фиг.З).

На прямом выходе триггера 3 п ляется высокий потенциал (диаграм ма Д, фиг.З), которым через элеме ИЛИ 23 устанавливается в единично состояние триггер 6 (диаграмма Д фиг.З) и открывается элемент И 15

10 Кроме того, высокий потенциал выхода 2 счетчика 8, поступает рез элемент ИЛИ 24 на вход элемен И 17 (тем самым открывая его). Т товые импульсы с выхода генератор

15 поступают через открытый элемент и элемент ИЛИ 21 на синхровход тр гера 5, причем триггер 5 срабатыв по зaднe fy фронту импульса, посту щего на его вход (диаграмма

20 Первый импульс, сформированный триггером 5 после нажатия клавиши формирователя 1, проходит через крытый высоким потенциалом с прям выхода триггера б элемент И 19 на

дачи сообщения оператор нажимает кла- вторые входы элементов И 15| 5,

Открыт только элемент И 15. Прой элемент И 15 , импульс поступает первьш информационный вход (разря шифратора 9, на остальных входах гические О. На выходе шифратора ИЗ комбинации 10...О формируетс код адреса сообщения, записанного блоке И постоянной памяти.

вишу соответствующего формирователя (например, 1 с мнемоническим названием сообщения).

Весь цикл формирования устройством сообщения можно разделить на два этапа. Первый - формирование кода адреса сообщения, второй - выборка из блока 1 1 постоянной памяти кода сообщения по соответствующему адресу и выдача в канал связи с объектом с информационного выхода регистра 12,

Импульс с выхода формирователя 1

(диаграмма А, фиг.З) поступает на установочный S-вход триггера 4, ,устанавливая его в состояние, при котором на прямом выходе триггера 4 появляется высокий потенциал (диаграмма В, фиг.З). Этим потенциалом открывается элемент И 13 , через кото- рый та ктовые импульсы с выхода генератора 7 (диаграмма Б, фиг.З) поступают на счетный вход счетчика 8. В момент поступления второго тактового импульса на счетный вход счетчика 8 на его выходе 2 п оявляется высокий потенциал (диаграмма Г, фиг.З), который через открытый элемент И14 поступает на установочный S-вход триггера 3,, устанавливая его в единичное состояние. Элемент И 14 открыт высоким потенциалом, поступающим на него с выхода инвертора 20(диаграмма К, фиг.З), на вход которого подается низкий потенциал с выхода 4 счетчика 8 (диаграмма И, фиг.З).

На прямом выходе триггера 3 появляется высокий потенциал (диаграмма Д, фиг.З), которым через элемент ИЛИ 23 устанавливается в единичное состояние триггер 6 (диаграмма Д, фиг.З) и открывается элемент И 15.

Кроме того, высокий потенциал с выхода 2 счетчика 8, поступает через элемент ИЛИ 24 на вход элемента И 17 (тем самым открывая его). Тактовые импульсы с выхода генератора 7

поступают через открытый элемент И 17 и элемент ИЛИ 21 на синхровход триггера 5, причем триггер 5 срабатывает по зaднe fy фронту импульса, поступающего на его вход (диаграмма .З).

Первый импульс, сформированный триггером 5 после нажатия клавиши формирователя 1, проходит через открытый высоким потенциалом с прямого „ выхода триггера б элемент И 19 на втовторые входы элементов И 15| 5,

Открыт только элемент И 15. Пройдя элемент И 15 , импульс поступает на первьш информационный вход (разряд) шифратора 9, на остальных входах логические О. На выходе шифратора 9 ИЗ комбинации 10...О формируется код адреса сообщения, записанного в блоке И постоянной памяти.

Кроме того, импульс с выхода элемента И 19 (диаграмма Ж, фиг.З) поступает на вход элемента 28 задержки и на управляющий вход записи регистра 10 адреса, в который записывается код адреса сообщения, поступаюЩий с информационного выхода шифратора 9 на информационный вход регистра 10 адреса.

С выхода элемента 28 задержки (диаграмма 3, фиг.З) импульс поступает через элемент ИЛИ 26 на сбросовые R-входы триггеров и триггера 6, устанавливая (подтверждая) их в нулевое состояние.

К тому же моменту времени на вы

ходе 4 счетчика 8 появляется высокий потенциал (диаграмма И, фиг.З), который открывает элемент И 16, и закрывает через инвертор 20 элемент И 14( (диаграмма К, фиг.З). С поступлением на счетный вход счетчика 8 шестого тактового импульса на его выходе 2 появляется второй импульс (диаграмма Г, фиг.З), который проходит через открытый элемент И 1 Г ,

(диаграмма Л, фиг.З) и поступает на управляющий вход записи регистра 12 на управляющий выход 30 устройства (для синхронизации выдачи устройством и приема объектом сообщения), через элемент ИЛИ 22 на вход элемента 27 задержки и управляющие входы считывания регистра 10 адреса и блока 11 постоянной памяти.

Код сообщения, считанный из блока 11 постоянной памяти по соответствующему адресу, поступает в регистр 12,ас информационного выхода регистра 12 по информационной шине на выход устройства 29. С выхода 29 сообщение поступает в канал связи с объектом.

Следует отметить, что информационные выходы регистра 12 не блокируются при записи в него информации, а следовательно, уже при записи в регистр 12 информации, на его выходах присутствует информация (например, если регистр выполнен на RS-тригге- рах).

После окончания процесса перезаписи кода сообщения из блока 11 постоянной памяти в регистр 12 и выдачи его в канал связи, импульс (диаграмма М, фиг.З) с выхода элемента 27 задержки проходит через элемент ИЛИ 25 и устанавливает устройство в исходное состояние.

Выдача любого другого сообщения осуществляется аналогично.

Таким образом, предлагаемое устройство позволяет синхронизировать управляюпдае импульсы, поступающие от формирователей и генератора импульсов на элементы и блоки устройства, и тем самым повысить надежность его функционирования.

Формула изобретения 45

40

Устройство для передачи информации, содержащее группу формирователей, формирователь импульса Сброс, первую группу триггеров, первый и второй триггеры, генератор импульсов, блок постоянной памяти, регистр, первую, вторую и третью группы элементов И, первый элемент И, с первого по пятый элементы ИЛИ, первый и второй элементы задержки, выход генератора импульсов соединен с первым входом первого элемента И, выход перво0

5

0

5

го элемента ИЛИ - с входом первого триггера, выход третьего элемента ИЛИ - с установочным входом второго триггера, выход второго элемента ИЛИ- с входом первого элемента задержки, выходы элементов И второй группы- с установочнымиi входами соответствующих триггеров первой руппы, прямые выходы которых соединены с первыми входами соответствующих элементов И третьей группы, информационные выходы блока постоянной памяти соединены с соответствующими информационными входами регистра, информационные выходы которого являются группой информационных выходов устройства, отличающееся тем, что, с целью повышения функциональной надежности устройства путем обеспечения синхронизации управлякицих импульсов, в него введены вторая группа триггеров, группа счетчиков, шифратор, регистр адреса, четвертая группа

5 элементов И, второй и третий элементы И, группа инверторов, шестой элемент ИЛИ, выход каждого формирователя соединен с установочным входом соответствующего триггера второй группы, выход каждого из которых соединен с первым входом соответствующего элемента И первой группы, вторые входы которых соединены с выходом генератора импульсов, а выходы - со счетными входами соответствукмцих счетчиков группы, выход второго разряда каждого из которых соединен с первым входом соответствующего элемента И второй группы, с первыми вхо0 дами соответствуюошх элементов И четвертой группы и с соответствующими входами четвертого элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, выход которого соединен с первым входом nepaorci элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, первый вход которого объединен с первым входом третьего элемента И и соединен с выходом первого триггера, второй вход третьего элемента И соединен с выходом второго триггера,а выход - с входом второго элемента задержки, с управляющим входом записи

5 регистра адреса и с объединенными вторыми входами элементов И третьей группы, выходы которых соединены с соответствующими информационными входами шифратора, информационные выхо0

5

0

ды которого соединены с информационнми входами регистра адреса, информационные выходы которого соединены с адресными входами блока постоянной памяти, выходы четвертого разряда счетчиков группы соединены с вторыми входами соответствующих элементов И четвертой группы и с входами соответствующих инверторов, выходы которых соединены с вторыми входами соответствующих элементов И второй группы, выходы элементов И четверт-.; й группы соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен с управлюпшми входами, считывания регистра адреса и блока постоянной памяти, с управляющим входом регистра и является управляющим выходом устройства, выход

первого элемента задержки соединен с первым входом пятого элемента 11ПИ, второй вход которого соединен с выходом формирователя импульса Сброс а выход - с первым входом шестого элемента ИЛИ, вторым входом второго элемента И, с объединенными сбросовыми входами триггеров второй группы И и счетчиков группы, со сбросовым входом регистра и регистра адреса, выход второго элемента задержки соединен с вторым входом шестого элемента ИЛИ, выход которого соединен с объединенными сбросовыми входами триггеров первой группы и со сбросовым входом второго триггера, выходы триггеров первой группы соединены с соответствуюишми входами третьего элемента ИЛИ.

Изобретение относится к области автоматики и вычислительной техники ,в частности, к устройствам передачи информации. Цель изобретения - повышение функциональной надежности устройства путем обеспечения синхронизации управляющих импульсов. Устройство содержит группу формирователей, формирователь импульса "сброс", две группы триггеров, два триггера, генератор импульсов, группу счетчиков, шифратор, регистр адреса, блок постоянной памяти, регистр, четыре группы элементов И, три элемента И, группу инверторов, шесть элементов ИЛИ, два элемента задержки. Устройство позволяет за счет обеспечения синхронизации управляющих импульсов поступающих с формирователей на элементы и узлы устройства повысить стабильность длительности импульсов, формирующих адрес сообщения, хранящегося в блоке постоянной памяти, и, как следствие, снизить вероятность ложной выдачи сообщения на объект. 3 илл.

Л//« (в)

ДУГ,/

@Г« Л/7Г

п

A/ynf

()

Выжод (T UHtefm.

шщятллшт

1

п

1 j I j