Устройство для управления многофазным импульсным регулятором Советский патент 1989 года по МПК H02M3/135 

Изобретение относится к электротехнике, а именно к преобразовательной технике, и может быть использовано в системах электропитания аппаратуры различного назначения.

Цель изобретения - повьшение на- дежности в работе и помехоустойчивости устройства для управления многофазным импульсным регулятором.

На чертеже представлена структурная схема устройства.

Устройство для управления многофазным импульсным регулятором с п

ра тактовой частоты подключен через элемент НЕ 45 к тактовым входам П триггеров 20-25 распределителя 26 .

импульсов и к второму входу элемента И 47, первый вход которого подключен к выходу элемента ИЛИ 46, а выход соединен с вторыми входами первых элементов ИЛИ 37.1-37.6 блоков 30-35

переключения, выход дешифратора 44 соединен с первым входом элемента ИЛИ 46 источника 27 импульсов тактовой частоты, второй вход которого . .соединен с выходом третьего элемента

Изобретение относится к электротехнике, в частности к статическим регуляторам и стабилизаторам переменного и постоянного тока в системах электропитания различного назначения. Цель изобретения - повышение надежности в работе и помехоустойчивости устройства. Многофазный импульсный регулятор содержит силовую цепь в виде N параллельных преобразовательных блоков 1 - 3, формирователи 7 - 12 широтно=модулированных сигналов, датчики 13 - 18 работоспособности коммутаторов 4 - 6, измерительный блок 19, распределитель 26 импульсов на основе D=триггеров 20 - 25 и блок логики на основе блоков 30 - 35 переключения. Каждая силовая ячейка содержит общую реактивную индуктивно=трансформаторную часть и два параллельно включенных коммутатора, каждый из которых индивидуально управляет своей фазой. Между выходом генератора 28 тактовых импульсов и записывающим входом D=триггера 20 первой ячейки распределителя 26 импульсов последовательно включены счетчик 29, дешифратор 44 на исходное состояние счетчика и логическая ячейка, включенная между выходами последней ячейки коммутатора 4, дешифратора 44, генератора 28 тактовых импульсов и входами установки исходного состояния счетчика 29, установки "0" D=триггеров 20-25 и тактовым входом распределителя 26 импульсов. 1 ил.

20

преобразовательными блоками 1-3, выхо-15 ИЛИ 43,6 последнего блока 35 пере- ды которых объединены и предназначены для подключения к нагрузке, со.держит основные коммутаторы 4-6, вы ход каждого из которых подключен к у

. управляющему входу соответствующего преобразовательного блока 1-3, формирователи широтно-модулированньгх сигналов 7-12 по числу коммутаторов, выход каждого из которых подключен к у управляющему входу соответствующего коммутатора, датчики 13-18 работоспособности по числу коммутаторов,выход каждого датчика 13-18 работоспособности подключен к информационному выходу соответствующего коммутато-30 резервного коммутатора соединен с ра, измерительный блок 19, вход кото- вторым входом третьего элемента рого подключен к объединенным выхо- ИЛИ 43.1 (42.2, 42.3) соответствую- дам преобразовательных блоков 1-3,а щего блока переключения резервного выход - к объединенным первым входам коммутатора, выход элемента И 36.1 формирователей широтно-моДулирован- 35 (36,2-36.5) блока переключения ком- ных сигналов 7-12, вторые входы кото- мутатора соединен с первым входом рых подключен к выходам соответствую- второго элемента ИЛИ 41.1 (41.2-41.6) щих D-триггеров 20-25 распределителя 26 импульсов, источник 27 импульсов тактовой частоты, выполненный на генераторе 28 тактовых импульсов, выход которого соединен с входом счетчика 29, по числу.коммутаторов, блоки 30-35 переключения коммутаторо:.,

выполненные на элементах И 36.1-36.6 45 я и с входом записи соответствую- и элементах ИЛИ 37.1-37.6.щего D-триггера 20-25 распределитеУстройство дополнительно снабжено по числу преобразовательных блоков резервными коммутаторами 38-40,блоки 30-32 переключения основных коммутаторов снабжены вторым элементом ИЛИ 41,1 (41,2, 41.3), а блоки 33-35 переключения резервных коммутаторов 38-40 снабжены элементами НЕ 42,1- 42,3, вторыми 41.3-41.6 и третьими 43.1-43.3 элементами ШШ, источник импульсов тактовой частоты снабжен дешифратором 44, элементами НЕ 45, ШМ 46 и И 47, причем выход генератоключения, выход первых элементов ИЛИ 37.1-37.6 каждого блока переключения соединен с входом установки О соответствующего D-триггера,

Выход датчика 13(14-15) работоспособности рабочего коммутатора соединен с первым входом элемента И 36,1 / (36.2J 36.3) и первого элемента И1Ш 37,1 (37.2; 37,3) блока 30(31,32) переключения рабочего коммутатора и с входом элемента НЕ 42,1 (42,2i 42,3) 6rfoKa 33 (34,35) переключения резервного коммутатора, выход датчика 16 (17,18) работоспособности,второй вход которого соединен с выходом соответствующего D-триггера 40 20-25, а выход элемента ИЛИ 41,1

(41.2-41.6) каждого последующего блока переключения - с вторым входом элемента И 36.2 (36,3-36,6, 36. 1) каждого последующего блока переключеля 26 импульсов, выход элемента НЕ 42.1 (42.2, 42.3) каждого блока переключения резервного коммутатора подключен к первому входу третьего элемента ШШ 43.1 (43.2, 43.3), выход которого подключен к первым входам элемента И 36,4 (36,5, 36.6) и элемента ИЛИ 37.4 (37,5, 37.6), 5 выход счетчика 29, модуль которого выбирается из соотношения М п, подключен к входу дешифратора 43,

Устройство работает следующим образом.

50

0

5 ИЛИ 43,6 последнего блока 35 пере-

30 резервного коммутатора соединен с вторым входом третьего элемента ИЛИ 43.1 (42.2, 42.3) соответствую- щего блока переключения резервного коммутатора, выход элемента И 36.1 5 (36,2-36.5) блока переключения ком- мутатора соединен с первым входом второго элемента ИЛИ 41.1 (41.2-41.6)

ключения, выход первых элементов ИЛИ 37.1-37.6 каждого блока переключения соединен с входом установки О соответствующего D-триггера,

Выход датчика 13(14-15) работоспособности рабочего коммутатора соединен с первым входом элемента И 36,1 / (36.2J 36.3) и первого элемента И1Ш 37,1 (37.2; 37,3) блока 30(31,32) переключения рабочего коммутатора и с входом элемента НЕ 42,1 (42,2i 42,3) 6rfoKa 33 (34,35) переключения резервного коммутатора, выход датчика 16 (17,18) работоспособности,резервного коммутатора соединен с вторым входом третьего элемента ИЛИ 43.1 (42.2, 42.3) соответствую- щего блока переключения резервного коммутатора, выход элемента И 36.1 (36,2-36.5) блока переключения ком- мутатора соединен с первым входом второго элемента ИЛИ 41.1 (41.2-41.6)

второй вход которого соединен с выходом соответствующего D-триггера 20-25, а выход элемента ИЛИ 41,1

(41.2-41.6) каждого последующего блока переключения - с вторым входом элемента И 36.2 (36,3-36,6, 36. 1) каждого последующего блока переключеля 26 импульсов, выход элемента НЕ 42.1 (42.2, 42.3) каждого блока переключения резервного коммутатора подключен к первому входу третьего элемента ШШ 43.1 (43.2, 43.3), выход которого подключен к первым входам элемента И 36,4 (36,5, 36.6) и элемента ИЛИ 37.4 (37,5, 37.6), выход счетчика 29, модуль которого выбирается из соотношения М п, подключен к входу дешифратора 43,

Устройство работает следующим образом.

В исходном состоянии при исправных преобразовательных блоках 1-3 выходные напряжения датчиков 13-18 работоспособности всех коммутаторов имеют уровень логического О, который сохраняется в течение всего време исправной работы. При логическом О на входах элементов 42,1-42.3 формируется сигнал 1 на выходах элемен- Q тов 43.1-43.4 (37.4-37.6), который устанавливает D-триггеры 20-25 в состояние О и разрешают установку 1 на выходах элементов 36.4-36.6 и 41.4-41.6 (в случае ее возникновения на выходе элемента 41.3). , При появлении 1 на выходе дешифратора 44 и входе D-триггера 20 в момент действия тактового импульса с

4-6 О с выхода датчиков 13-15 работоспособности действзтощий через, элементы НЕ 42.1-42.3, элемент ИЛИ 43.1- 43.3, первые элементы ИЛИ 37.4-37.6, элементы И 36.4-36,6 и третьего элемента ИШ 41.4-41.6, исключает резервные коммутаторы 38-40 из алгоритма работы устройства.

При отказе одного из рабочих коммутаторов 4-6, например 5, на выходе датчика 14 работоспособности появляется 1, устанавливается 1 па входе элемента И 36.2 и выходе элемента g ИЛИ 37.2, фиксируя D-триггер 21 в состоянии О. На выходе элемента НЕ 4-2.2 устанавливается О, разреша я работу D-триггера 24 и блокируя прохождение 1 с выхода элемента ИЛИ

выхода дешифратора 44 она записывает- 20 . через элемент И 36.5. : ся задним фронтом этого импульса,дей- При появлении 1 на выходе дашиф- ствующего через инвертор 45, на так- ратора и входе D-триггера 20 в момент товый вход D-триггера 20 распредели- действия тактового импульса она запи- тель 26 импульсов и подается на фор- сывается задним фронтом этого импуль25 са, действующего через инвертор 45 на тактовые входы D-триггеров, в D-триггер 20 распределителя 26, и подается на вход формирователя 7 ши- ротно-модулированного сигнала и че- 30

мирователь 7 широтно-модулированного сигнала и через второй элемент ИЛИ 41.1 на записывающий вход D-триггера 21 распределителя.

Следующий тактовый импульс устанавливает на выходе дешифратора 44 О и задним фронтом записывает, в D-триггер 20 О, вD-триггер 21 1, в D-триггер 22 О, 1 с выхода D-триггера 21 подается на форми юварез второй элемент ИЛИ 4.11 на записывающий вход D-триггера 21 и через элемент 36.2,и элемент ИЛИ 41.2 на записывающий вход D-триггера 22.Следующий тактовый импульс задним фронтель 8 щиротно-модулированного сигна- с записывает 1 в D-триггер 22

ла и через второй элемент ИЛИ 41.2 - на записьшающий вход - триггер 22. Третий тактовьй импульс задним .фронтом записывает 1 в D-триггер 22 и- подает ее на формирователь 9 широтно-модулированного сигнала и на выход элемента ИЛИ 41.3 и далее на выходы элементов 36.4-36.6, 41.4-41.6, 46 и на вход элемента И 47, на втои подает сигнал на вход формироват ля 9 широтно-модулированного сигна управления и через второй элемент ИЛИ 41.3, элемент И. 36.4 и элемент 4Q ИЛИ 41.4 на записывающий вход D-тр гера. Третий тактовый импульс зад ним фронтом записывает 1 в D-три гер 24 и подает ее на вход формиро теля 11 широтно-модуочированного си

рой вход которого поступает следующий 45 через элементы ИЛИ 41.3,

тактовый импульс,формирующий 1 на выходе элемента 47 и на входах первых элементов ИЛИ 37.1-37.6 блоков 30-35 переключения коь1мутаторов 4-6, 38-40 и входах /установки О D-триггеров 20-25 и входе установки исходного состояния счетчика 29 импульсов. На выходе дешифратора 44 устанавливается 1, которая записывается задним фронтом этого тактового импульса в D-триггер 20 распределителя 26 и начинается новый цикл работы распределителя импульсов. Таким образом, при исправных коммутаторах

50

55

И 36.6, ИЛИ 46, ИЛИ 41.6 на вход э мента И 47. Следующий тактовый импульс устанавливает на выходе элемента 47 1, которая поступает че элементы ИЛИ 37.1-37.6 на входы ус новки О D-триггеров 20-25 и на вход установки исходного состояния счетчика 29. На выходе дешифратора появляется 1, которая записывает задним фронтом этого тактового импульса в D-триггер 20 распределите ля и начинается новый цикл работы. Таким образом, вместо отказавшего мутатора 5 в преобрааопательном бл

4-6 О с выхода датчиков 13-15 работоспособности действзтощий через, элементы НЕ 42.1-42.3, элемент ИЛИ 43.1- 43.3, первые элементы ИЛИ 37.4-37.6, элементы И 36.4-36,6 и третьего элемента ИШ 41.4-41.6, исключает резервные коммутаторы 38-40 из алгоритма работы устройства.

При отказе одного из рабочих коммутаторов 4-6, например 5, на выходе датчика 14 работоспособности появляется 1, устанавливается 1 па входе элемента И 36.2 и выходе элемента ИЛИ 37.2, фиксируя D-триггер 21 в состоянии О. На выходе элемента НЕ 4-2.2 устанавливается О, разреша я работу D-триггера 24 и блокируя прохождение 1 с выхода элемента ИЛИ

са, действующего через инвертор 45 на тактовые входы D-триггеров, в D-триггер 20 распределителя 26, и подается на вход формирователя 7 ши- ротно-модулированного сигнала и че-

рез второй элемент ИЛИ 4.11 на записывающий вход D-триггера 21 и через элемент 36.2,и элемент ИЛИ 41.2 на записывающий вход D-триггера 22.Следующий тактовый импульс задним фрони подает сигнал на вход формирователя 9 широтно-модулированного сигнала управления и через второй элемент ИЛИ 41.3, элемент И. 36.4 и элемент ИЛИ 41.4 на записывающий вход D-триггера. Третий тактовый импульс задним фронтом записывает 1 в D-триггер 24 и подает ее на вход формирователя 11 широтно-модуочированного сиг через элементы ИЛИ 41.3,

И 36.6, ИЛИ 46, ИЛИ 41.6 на вход элемента И 47. Следующий тактовый импульс устанавливает на выходе элемента 47 1, которая поступает через элементы ИЛИ 37.1-37.6 на входы установки О D-триггеров 20-25 и на вход установки исходного состояния счетчика 29. На выходе дешифратора появляется 1, которая записывается задним фронтом этого тактового импульса в D-триггер 20 распределителя и начинается новый цикл работы. Таким образом, вместо отказавшего коммутатора 5 в преобрааопательном бло-

ке 2 работает резервньш коммутатор 39 но фаза работы ячейки изменяется.

При отказе основного и резервного Коммутаторов сигналами датчиков рабо- оспособности оба коммутатора исклю- %аются из алгоритма работы устройства и цикл работы распределителя 26 умень пается на один период тактового импульса. Допустим, происходит отказ рабочего 5 и резервного 39 коммутаторов преобразовательного блока 2, на ныходах датчиков 14 и t7 работоспособности устанавливается t, которая устанавливает 1 на выходах первых элементов ИЛИ 37,2 и 37.5, зафикси- I овав D-триггеры 21 и 24 в состоя- fИИ О. 1 на входах элементов I. 30.2 и 36.5 разрешает прохождение 1 с выходов элементов 41.1 и 44.4 ьа входы D-триггеров 22 и 25 в соот- ьетствии с рассмотренным алгоритмом работы распределителя 26. I При действии электромагнитной по- (ехи сразу в двух D-триггерах распределителя может быть записана 1.Сле- Дующий. тактовьй импульс сдвигает эти Н в направлении последнего D-триг- гера и как только первая 1 появится на его выходе, следующий тактовый Импульс устанавливает на всех выходах распределителя О и задним фронтом производит запись 1, появившуюся На выходе дешифратора в первый П-триг li-ep и начинается новый цикл работы распределителя.

При пропадании 1 в распределителе 26 под действием электромагнитной помехи распределение импульсов Прекращается, но счетчик 29 меняет ciBoe состояние с каждым тактовым им- йульсом и приходит в исходное состоящие. При этом на выходе дешифратора 44 появляется 1, которая записывается збдним фронтом этого же такто- вюго импульса в D-триггер 20 распределителя 26 и начинается новьй цикл р аботы распределителя.

Предлагаемое устройство по сравнению с извеочгным позволяет повысить надежность в работе,помехоустойчи- BiocTb и обеспечить требуемое качест- вю вьгходных параметров при отказе силовых коммутаторов и действии элек ромагнитных помех.

ф|ормула изобретения

Устройство для управления.многофазным импульсным регулятором с п

0

5

0

5

0

5

0

5

преобразовательными блоками, выходы которых объединены и предназначены для подключения к нагрузке, содержащее основные коммутаторы сигналов управления, выход каждого из которых подключен к управляющему входу соответствующего преобразовательного блока, формирователи широтно-модули- poBaHHbrk сигналов по числу коммутаторов, выход каждого из которых подключен к управляющему входу соответствующего коммутатора, датчики работоспособности по числу коммутаторов, выход каждого датчика работо- опособности подключен к информационному выходу соответствующего коммутатора, измерительный блок, вход которого подключен к объединенным выходам преобразовательных блоков, а выход - к объединенным первым входам формирователей широтно-модулированных сигналов, вторые входы которых подключены к выходам соответствующих D-триггеров распределителя импульсов, источник импульсов тактовой частоты,

выполнет ный в генераторе тактовых

I

импульсов, выход которого соединен с входом счетчика, по числу коммутаторов блоки их переключения, выполненные на первых элементах И и ИЛИ, отличающееся тем, что, с целью повьщ1ения надежности в работе и помехоустойчивости, оно снабжено по числу преобразовательных блоков резервными коммутаторами сигналов управления,.блоки переключения основных коммутаторов снабжены вторым элементом ИЛИ, а блоки переключения резервных коммутаторов снабжены вторым и третьим элементами ИЖ и элементом НЕ, источник импульсов тактовой частоты снабжен дешифратором, элементами НЕ, ИЛИ и И, причем выход генератора тактовых импульсов подключен через элемент НЕ к тактовым входам D-триггеров распределителя импульсов и к второму входу элемента И, первый вход которого подключен к выходу элемента ИЛИ, а выход соединен с вторыми входами первых элементов ИЛИ блоков переключения коммутаторов, выход дешифратора соединен с первым входом элемента ИЛИ источника импульсов тактовой частоты, второй вход которого соединен с выходом третьего элемента ИЛИ последнего блока переключения коммутаторов, выход первых элементов ИЛИ каждого блока переключения коммутаторов соединен с входом установки нуля соответствующего D-триггера,выход датчика работоспособности.рабочего коммутатора соединен с первыми входами элемента И и первого элемента ИЛИ блока переключения рабочего коммутатора и с входом элемента НЕ блока переключения резервного коммутатора, выход датчика работоспособности резервного коммутатора - с вторым входом третьего элемента ИЛИ соответствующего блока переключения резервного коммутатора, выход элемента И блока переключения коммутатора - с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом соответствующего D-триггера, а выход элемента ИПИ каящого предыдущего блока переключения коммутатора - с вторым входом элемента И каждого последующего блока переключения коммутатора и с входом записи соответствующего D-триггера распределителя импульсов, выход элемента НЕ каждого блока переключения резервного коммутатора подключен к первому входу третьего элемента ИЛИ, выход которого подключен к первым входам эле- fieHTa И и первого элемента ИЛИ, выход счетчика, модуль М которого выбирается из условия М п, подключен к входу дешифратора.