Функциональный коммутатор на КМДП-транзисторах Советский патент 1989 года по МПК H03K17/687 H03K19/94 

Изобретение относится к вимисли- тельной технике и может быть использовано в интегральных схемах в качестве формирователя сигналов и логического устройства.

Цель изобретения - расширение функциональных возможностей устройства за счет формирования на выходах как противофазных, так и синфазных сигналов.

Цель достигается путем введения в устройство двух дополнительных инверторов, включенных параллельно уже имекицимся инверторам, за счет противофазного управления по информационным и управляющим входам устройства, а также путем использования дополнительного выхода устройства.

На чертеже приведена принципиальная схема функционального коммутатора на КГЩЦ-транзисторах.

Устройство содержит четыре инвертора 1-4, два транзистора р-типа 5-6 и два транзистора п-типа 7-8. Затворы первых транзисторов 5 и 7 обоих типов подключены к прямому ин- формационному входу 9, а затворы вторых транзисторов 7 и 8 - к инверсно информационному входу 10. Входы первого 1 и второго 2 инверторов соединены с прямой шиной 11 управления, а входы третьего 3 и четвертого 4 инверторов - с обратной шиной 12 управления. Выходы первого и четвертого инверторов подключены к первой выходной шине 13, а выходы второго и третьего инверторов - к второй выходной шине 14.

Положительные клеммы питания пер- вого 1 и третьего 3, второго 2 и четвертого 4 инверторов попарно объединены и подключены соответственно к стокам первого 5 и второго 6 транзисторов р-типа. Отрицательные клеммы питания тех же инверторов подключены соответственно к стокам второго 8 и первого 7 транзисторов п-типа.

Истоки транзисторов р-типа соеди- нены с шиной 15 положительного питания, а истоки транзисторов п-типа - с общей шиной 16.

Устройство работает следующим образом.

На информационные входы 9 и 10 подаются синфазные или противофазные сигналы, которые определяют открытое или закрытое состояние транзисторов

0

5

0

5

0

5

0 5

Q

5

5-8, которые играют роль ключей в цепях питания инверторов.

Например, при подаче на входы 9 и 10 кода 10 открыты транзисторы 6 и 7, а транзисторы 5 и 8 закрыты, что исключает сквозное протекание тока при любых комбинациях на шинах 11 и 12 управления.

Состояние выходных шин 13 и 14 определяется сигналами на нынах управления. Если на шины 11 и 12 управления подан код 10, то на выходных шинах 13 и 14 сигналы также соответствуют логической 1 и логическому О, так как открыты соответствующие транзисторы п- и р-типа второго 2 и четвертот о 4 инверторов При смене кода на шинах 11 и 12 управления на выходньк шинах 13 и 14 сигналы будут соответственно и 1.

Таким образом, при подаче на информационные входы 9 и 10, а также на шины 11 и 12 управления противофазных сигналов, на выходных шинах также формируются противофазные сигналы. Причем, если на шины 11-12 управления подан код 10, сигналы на выходных шинах 13-14 повторяют логические сигналы на информационных входах 9-10, а если на шины 11-12 управления подан код 01, сигналы на выходных шинах инвертируются.

При подаче на шины 11 и 12 управления синфазного кода- на выходных шинах 13-14 формируется также синфазный код. Причем выходные сигналы инвертируются по отношению к синфазным управляющим сигналам.

Аналогично ведет себя устройство по отношению к синфазным входным сигналам

Если изменять уровни напряжения сигналов, подаваемых на входные и информационные шины, по отношению к напряжениям на шинах 15 и 16, можно формировать разноуровневые выхрдные сигналы в различных комбинациях высокого и низкого уровней сигналов.

Таким образом устройство обеспечивает расширение функциональных возможностей при коммутации, формировании и логической обработке сигналов.

Формула изобретения

OyHKHHOHajJbHbrt коммутатор на КЩП- транзисторах, содержащий первый и

второй инверторы, два транзистора р-типа и два транзистора п-типа, причем затворы первых транзисторов обо- их типов подключены к прямому информационному входу, а затворы вторых транзисторов - к инверсному информационному входу, входы первого и второго инверторов соединены с прямой шиной управления, а выход первого инвертора соединен с первой вьпсодной шиной, положительные клеммы питания первого и второго инверторов подключены к стокам соответственно первого и второго транзисторов р-типа, а отрицательные клеммы питания тех же инверторов подключены к стокам соответственно второго и первого тран

зисторов п-типa Jистоки транзисторов р-типа соединены с шиной питания, а истоки транзисторов п-типа - г общей шиной, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены третий и четвертый инверторы, входы которых объединены и подключены к обратной шине управления, выходы второго и третьего инверторов соединены и подключены к второй выходной шине, а выход четвертого инвертора подключен к первой выходной шине, одноименные клеммы питания у первого и третьего, второго и четвертого инверторов попарно объединены.

Изобретение относится к области вычислительной техники и может быть использовано в интегральных КМДП-схемах в качестве формирователя сигналов и логического устройства. Целью изобретения является расширение функциональных возможностей устройства за счет формирования на его выходах как противофазных, так и синфазных сигналов. Для достижения цели в устройство, содержащее первый 1 и второй 2 инверторы, два транзистора 5,6 P-типа и два транзистора 7,8 N-типа, введены третий 3 и четвертый 4 инверторы. Попарное параллельное включение инверторов между транзисторами различного типа проводимости, которые играют роль ключей в цепях питания инверторов, использование противофазного управления по информационным входным и управляющим шинам и использование дополнительного выхода позволяют формировать полный набор выходных сигналов. 1 ил.