Формирователь выходных сигналов для запоминающего устройства на кмдп-транзисторах Советский патент 1980 года по МПК G11C7/10 

1

Изобретение относится к вычислительной технике и может быть использовано при построении микромощных интегральных запоминающих устройств на КМДП-транзисторах, имеющих выходы с тремя состояниями.

Известны формирователи выходиых сигналов для запоминающих устройств на КМДП-транзисторах, содержащие выходные транзисторы, соединенные с щиной питания, щиной нулевого потенциала и выходами логических элементов управления 1, 2 и 3.

Основной недостаток -: сложность конструкции.

Наиболее близким техническим рещением к данному является формирователь выходных сигналов для запоминающего устройства на КМДП-транзисторах, содержащий четыре инвертора, два элемента ИЛИ-НЕ, элемент И-НЕ и элемент согласования, выход которого соединен с выходом формирователя, а первый, второй и третий входы- соответственно с выходами элемента И-НЕ и первого и второго элементов ИЛИ-НЕ, первый вход элемента И-НЕ соединен с выходом первого инвертора и с входом второго

инвертора, выход которого соединен с аервыми входами элементов ИЛИ-НЕ, второй вход первого Элемента ИЛИ-НЕ соединен со вторым входом элемента И-НЕ и с выходом третьего инвертора, второй вход второго элемента ИЛИ-НЕ соединен с выходом четвертого инвертора, входы первого, третьего и четвертого инверторов соединены с соотЁетствующймй информационными и управляющими входами формирователя.

Кроме того, элемент согласования выпол10нен на двух последовательно включенных МДП-транзисторах р-типа и двух параллельно включенных МДП-транзисторах п-типа, образующих выходной каскад с тремя состояниями 4.

Недостаток этого формирователя - воз15можность прохождения ложных сигналов на выход при подаче управляющих сигналов раньше информационных сигналов, считываемых с разрядной шины запоминающего устройства, что происходит при вьгходе из 20 режима хранения информации. Кроме того, этот формирователь чувствителен к помехам на разрядных шинах.

Цель -изобретения - повышение надежности формирователя за счет исключения прохождения ложного сигнала и чувствительШййкriOMiexaM/ ;; : 7 7 Поставленная цель достигается тем, что в формирователе выходных сигналов для запоминающего устройства на КМДП-тран sHCTOpiax; содержащем Два инвертора, элемент И-НЕ, элемент ИЛИ-НЕ и элемент согласования, выход которого соединен с выходом формирователя, а первый и второй входы - соответственно с выходами элементов И-НЕ и ИЛИ-НЕ, нервый вход элемента ИЛИ-НЕ соединен с выходом первого инвертора, вход которого соединен с первым информационным входом формирователя, управляющий вход которого соединен со : входомвторого инвертора, первый вход элемента И-НЕ соединен с выходом первого инвертора, второй вход элемента И-НЕ соединен со входом второго инвертора, выход которого соединен совторым входом элемента ИЛИ-НЕ, третий вход которого соединен с третьим входом элемента И-НЕ и вторым информационным входом формирователя, Кроме того, предпочтительно выполнять элемент согласования на МДП-транзисторе р-типа и МДН-транзисторе п-типа, затворы которых соединены с первым и вторым входами, стоки - с выходами, исток МДПтранзистора р-типа .подключен к шине питания, а исток МДП-транзистора п-типа - к шине нулевого потенциала. На чертеже приведена электрическая схема формирователя, который содержит элемент 1 согласования, выполненный на МДП-транзисторах п-типа 2 и п-типа 3, шине 4 питания и шине 5 нулевого потенциала, элемент 6 И-НЕ, элемент 7 ИЛИ-НЕ, первый 8 и второй 9 инверторы, первый 10 и второй 11 информационные входы, управляющий вход 12 и выход 13. Информационные входы 10, U подключаются к первой и второй разрядным шинам запоминающего устройства. Выходной каскад работает в режимах запрета к считывания логических нуля или единицы. Б режиие запрета на управляющий вход 12 подан уровень логического нуля и независимо от логических уровней на информационных входах 10, 11 на затворах транзисторов 2 и 3 устанавливаются соответствснпо уровни логической единицы и логического нуля, запирающие оба эти .транзисторы. В результате на выходе 13 устаitan.iHBacTcn третье состояние, когда каскад ймёетвысокое выходное сопрот;ивление. Режим запрета соответствует режиму хранения (отсугствию обращения) и режиму записи, когда формирователь отключается ... в .заиоминаюгцем устройстве. .В режиме считывания на управляющий вход 12 подан уровень логической единицы, Если на первом информационном входе 10 Уровень соответствует логическому нулю (единице), а на втором информационном входе 11 - логической единице (нулю), ТО па выходах элементов 6 и 7 установятся логического нуля (единицы). В результате открывается (закрывается) транзистор 2 и закрывается (открывается) транзистор 3 элемента 1. Выход 13 устанавливается в состояние логической единицы (нуля).. . .: На информационных входах 10, 11 в режиме хранения устанавливаются одинаковые уровни, поэтому при наличии разрешающего уровня на входе 12 элемент 1 будет находиться в третьем состоянии до тех пор, пока на информационных входах 10, 11 не появится сч:итанная из запоминающего элемента информация, приводящая к установлению разноименных уровней на входах 10, 11. Данный формирователь устраняет прохождение ложного сигнала с информац онных входов 10, 11 на выходе 13 и повышает надежность работы запоминающего устройства в целом. Формула изобретения 1.формирователь выходных сигналов для запоминающего устройства на КМДПтранзисторах, содержащий два инвертора, элемент И-НЕ, элемент ИЛИ-НЕ и элемент согласования, выход которого соединен с выходом формирователя, а первый и второй входы - соответственно с выходами элементов И-НЕ и ИЛИ-НЕ, первый вход элемента ИЛИ-НЕ соединен с выходом первого инвертора, вход которого соединен с первым информационным входом формирователя, управляющий вход которого соединен с входом второго инвертора, отличающийся тем, что, с целью повышения надежности формирователя, первый вход элемента И-НЕ соединен с выходом цервого инвертора, втот рой вход элемента И-НЕ соединен со входом второго инвертора, выход которого соединен со вторым входом элемента ИЛИ-НЕ, третий вход которого соединен с третьим входом элемента И-НЕ и вторым информационным входом формирователя. 2.Формирователь выходных сигналов по п. 1, отличающийся тем, что элемент согласования выполнен, на МДП-транзисторе р-типа и МДП-транзисторе п-типа, затворы которых соединены с первым и вторым входами, стоки - с выходом, исток МДП-транзистора р-типа подключен к шине питания, а исток МДП-транзистора п-типа - к шине нулевого потенциала. Источники информации,. принятые во внимание при экспертизе 1.Ж. «Electronic Design, v. 21, 1973, № 5, p. 66-70,:. :. ..... 2.Патент США № 3906255, кл. 340-172, 5, 1975. 3.Авторское свидетельство СССР по заявке № 2501719/18-24, кл. G 06 F 3/04г 29.06.77. 4.Каталог фирмы MOTODOLA 1975, МС14502 (прототип).

rfzzz:n