Устройство для контроля цифровых узлов Советский патент 1989 года по МПК H04L11/08 

ел

00

со

о

О5

Изобретение относится к технике связи. Цель изобретения - расширение функциональных возможностей. Устройство для контроля цифровых узлов содержит блок управления 1, блок ввода 2, блок памяти 3, блок 4 разложения тестовых команд, блок сравнения 5, блок индикации 6, блок 7 обнаружения неисправностей, регистр 8 стимулов, проверяемый узел 9, формирователи 10 и 11 дискретного сигнала положительной и отрицательной полярности, датчик 12 временных интервалов, формирователь 13 опорного сигнала, коммутатор 14 и пороговый селектор 15. Контроль проверяемых узлов 9 производится по тестовым программам, которые хранятся в блоке памяти 3 и содержит тестовые команды "Указание входов", "Указание дискретных входов", "Установка уровней" и "Проверка логики". На дискретные входы поступают дискретные сигналы, уровни которых превышают уровни логических сигналов. Цель достигается за счет формирования дискретных сигналов произвольной длительности с произвольными уровнями. Даны ил. выполнения блока обнаружения 7, регистра 8, датчика 12, коммутатора 14 и селектора 15. 5 ил.

N)

Изобретение относится к технике связи, может использоваться в автоматизированных системах контроля ап- п.мратуры связи и является дополнител ным к основному авт. св. Ь 886291.

Цель изобретения - расширение Функи.иональных возможностей за счет формирования дискретных сигналов произвольной длительности с произвольны NM уровнями.

На фиг.1 представлена электрическая структурная схема устройства для контроля цифровых узлов; на фиг.2 - блок обнаружения неисправностей и регистра стимулов; на фиг. 3 - датчик временных интервалов, коммутатор и пороговый селектор; на фиг.4, 5 - временные диаграммы работы устройства для контроля цифровых узлов.

Устройство для контроля цифровых узлов содержит блок 1 управления, блок 2 ввода, блок 3 памяти, блок А рязложеггия тестовых команд, блок 5 сравнения, блок 6 индикации, блок 7 оОнаружения неисправностей, pei-истр 8 стимулов, проверяемый узел 9, формирователь 10 дискретного сигнала по лохштельной полярности, формирователь 11 дискретного сигнала отрица- тсльно полярности, датчик 12 временных интервалов, формирователь 13 опорного сигнала, комт утатор 14, пороговый селектор 15, блок 7 обнаружения неисправностей содержит вентили триггеры , регистр 8 стимулов содержит триггеры ,, вентили 19,-19д, датчик 12 временных интервалов содержит первый, второй и третий таймеры 20, 21, 22, коммута- тор 14 с.одержит вентили , транзисторные ключи 24,-24,, реле 25,-25, пороговый селектор 15 содержит компараторы 26 -26, вентили .

Контроль проверяемых узлов производится по тестовым программам, которые хранятся в блоке 3 памяти и содержат тестовые команды Указание входов, Указание дискретных вхо- дон, Установка уровней и Проверка логики. На дискретные входы подаются дискретные сигналы, т.е. сиг- г1алы, уровни которых превышают уровни лопгческих.

Команда Указание входов определяет входные контакты проверяемого узла, на которые подаются логические ипи у1скретные сигналы; входные кон

0 5 О 5

Q

5

такты обозначаются единицами, выходные - нулями. В команде Указание .гщскретных входов указаны входные контакты, на которые подаются только дискретные cигнaJlы. В команде Установка уровней записываются значетп я положительного и отрицательного сигналов, подаваемых на дискретные входы, и уровень опорного сигнала, с которым сравниваются сигналы, поступающие с проверяемого узла.

Команда Проверка логики является основной командой тестовой программы; она содержит тестовый набор стимулов и эталонов и временные параметры. При выполнении этой команды информация о временных параметрах передается из блока 3 памяти в блок 1 управления, а тестовый набор - в блок 4 разложения тестовых команд, где с помощью команды Указание входов происходит разделение его на развернутые стимулы и эталоны. Раз- вер}1утые стимулы получаются путем логического умножения тестового, набора на комавду Указание входов, а развернутые эталоны - путем логического умножения тестового набора на инверсию команды Указание входов. Для выполнения этих фу}1кци1 блок 4 разложения тестовых команд вьгпол }ен на микросхемах К155 ЛИ1 и К155 ЛЛ.

Пусть тестовый набор команды Проверка логики содержит кс;д 0,1,...,, где первому контакту проверяемого .узла соответствует О, иторому - 1, кои.такту М - 1, а в комаьще Указание входов залипан код 1, 1, ..., О, т.е. ггр.рвый н второй контакты являются входными, а контакт М - выходным. В блок-е 4 разложения тестовых команд тестовьи) набор преобразуется в развернутые стимулы О, 1, ..., О, где значения сигналов на входных контактах сохраняются теми же, что в исходном наборе, а, выходной контакт отмечается нулем, и развернутые эталоны О, О, ..., 1, где входные контакты отмечаются iry- лями, а значение сигнала на выходном контакте сохраняется тем же, что в исходном наборе.

Временные параметры выполнения команд Проверка логики показаны .на ф;11Г.4. Параметр Т, задали длительность входных сигналов, 1И тер1ыл Т,., определяет задержку сигналов oniirca относи-, тельно начала входн 1|х снгиплов, а

515

время Т - длительность сигналов опроса реакции проверяемого узла. При исполнении одной команды Проверка логики на все контакты проверяемого узла одновременно подаются тестовые сигналы с одинаковыми временными параметрами. В любой команде Проверка логики могут быть записаны свои временные параметры.

Возможность задания каждого из временных параметров позволяет тестировать как комбинационные, так и последовательные схемы. При проверке комбинационных схем опрос реакции проверяемого узла производится во время подачи входных сигналов, для чего интервал Т должен быть не менее суммы Т и Tj (фиг.Аа, первая ко манда). Для повышения достоверности при проверке последовательных схем опрос дохпжен производиться после окончания входных сигналов, т.е. интервал Т должен быть больше Т (фиг.4а, вторая команда). Временные параметры распространяются как на логические, так и на дискретные си:- налы (фиг.Аб). При задании параметра Т,0 длительность входных сигналов равна периоду повторения ко -1анд Про верка логики (фиг.Ав).

Блок 2 ввода предназначен для вво да в блок 3 памяти тестовых программ При записи тестовых программ на перфолентах в качестве блока 2 ввода используется фотосчитыватель. Блок 3 памяти предназначен для хранения теС товых программ; он может быть выполнен на основе микросхем КР537 РУ8. В блоке 4 разложения тестовых команд происходит разделение тестового набора команд Проверка логики на раз вернутые стимулы и эталоны. Блок 7 обнаружения неисправностей служит для записи развернутых стимулов и фиксации реакции проверяемого узла. Регистр 8 стимулов осуществляет подачу развернутых стимулов на коммута- ,тор 14 для задания полярности логических или дискретных входных сигналов .

Формирователи дискретных сигналов положительной 10 и отрицательной 11 полярности представляют собой цифро- ан алоговые преобразователи, которые могут быть выполнены на основе микросхем серии 572 ПА1А, и предназначе ны для подачи на проверяемый узел дискретных сигналов. Датчик 12 вре

10

15

20

25

.

30

35

по

45

50

55

манных интервалов реализует временные параметры Т,, Tj, Т,, выполнен на микросхеме КР 580 ВИ53, представляющей собой трехканальное программируемое устройство, используемое в режиме формирования одиночных стробов.

В коммутаторе 4 осуществляется выбор дискретных входов и подача логических или дискретных сигналов на входные контакты проверяемого узла. Пороговый селектор 15 служит для оценки уровней сигналов, поступающих с контактов проверяемого узла, относительно уровня опорного сигнала, который выдает формирователь 13 опорного сигнала, выполненньш также на цифро-аналоговом преобразователе. Блок 5 сравнения предназначен для сравнения реакции проверяемого узла с развернутыми эталонами и гложет быть выполнен на микросхемах К555 СП1. Блок 6 индикации служит для отображения результатов контроля.

Блок 1 управления вырабатывает управляющие команды и осуществляет передачу управляющей информации в соответствии с тестовыми командами; он представляет собой микропроцессор, выполненный на микросхемах КР 580 ИК80А и КР 580 ИР82.

Устройство для контроля цифровых узлов работает следующим образом.

По управляющей кома1ще Ввод из блока 1 управления тестовая программа с помощью блока 2 ввода заносится в блок 3 памяти. В начале тестовой программы записьша;отся команды Указание входов, Указание дискретных входов и Установка уровней, которые подготавливают устройство к работе.

Команда Указание входов передается из блока 3 памяти в блок 4 разложения тестовых команд, где используется при выполнении кома}ад Проверка логики.

При считывании из блока 3 памяти в блок 1 управления тестовой команды Указание дискретных входов последний с помощью регистров на микросхемах КР580 ИР82 преобразует команду в М-разрядный двоичный код, в котором единицами обозначены дискретные входы, а нулями - остальные контакты проверяемого узла. Этот код передается на входы реле 25 -25дд коммутатора 14. При поступлении сигнала 1, например, на вход происходит срабатывание реле 25« и через замкнутые кон- такты реле 25, осушествляется подключение первого транзисторного ключа к дискретному входу проверяемого узла 9. Если вход проверяемого узла 9 логическим входом (обозначен нулем в М-разрядном двоичном коде), то реле 23д не срабатывает и контакты реле 25 остаются в нерабочем состоянии. Таким образом, проводится настройка коммутатора 14 перед контролем каждого проверяемого узла.

При считывании из блока 3 памяти в блок 1 управления тестовой команды Установка уровней величины уровней положительного, отрицательного и опорного сигналов преобразуются в цифровые коды, которые передаются на соответствующие формирователи 10, II и 13. На выходе формирователей 10 и 11 вырабатьгоаются дискретные сигналы, поступающие на транзисторные ключи 24,-24;ц коммутатора 14, а на выходе формирователя 13 - опорный сигнал положительной или отрицательной полярности, поступающий на компараторы 26,-26д, порогового селектора 15.

При считьгоании команды Проверка логики из блока 3 памяти в блок 1 управления поступает информация о временных параметрах Т, Т, Т, фиг.4а, б, в, где они преобразуются в соответствующие цифровые коды для таймеров 20, 21, 22 датчика 12 временных интервалов. Блок 1 управления вырабатывает команду Установка режима (фиг.За), устанавливающую таймеры 20, 21, 22 в режим формирования одиночных стробов. По команде За- грузка фиг.56 происходит запись кодов параметров Т, Т, Т в таймеры 20, 21, 22.

Тестовый набор, записанный в команде Проверка логики, поступает . из блока 3 памяти в блок 4 разложения тестовых команд, где разделяется на развернутые стимулы и эталоны. По. команде Сдвиг (фиг.5в) из блока 1 управления развернутые стимулы последовательным кодом поступают в блок 7 обнаружения неисправностей и записьшаются в сдвиговый регистр на триггерах 174-17. По команде Запись (Аиг.5г)из блока I управления развернутые стимулы передаются в регистр на триггерах . Блок 1 управления открывает вентили

(элементы И-НЕ) регистра стимулов 8 и развернутые стимулы погтуплют на вентили 23,-23 коммутатор. ii-. По команде Начало счета (фиг.Зд) из

блока управления таймер 20 датчика 12 временных интервалов вырабатывает сигнал Подача (фи1 .5е), который открьшает вентили 23,-23 на время

.. Т, , На выходе вентилей формируются логические сигналы длительностью Т, , которые подаются на логические входы проверяемого узла 9 через контакты реле, находящиеся в неC рабочем состоянии, минуя транзисторные ключи На дискретные входы проверяемого узла 9 дискретные си1 налы подаются от формироьателеЛ дискретных сигналов положительной 10 и отридаQ тельной П полярности ; зависимости От кода сигнала, записанного в соответствующем разряде развернутых стимулов. Например, при записи в первом разряде стимулов на вход .tiCH5 тиля 23.Д поступает сигнал О, и

транзисторный ключ 24 осуществляет передачу положительного сигнала через замк гутые контакты реле 25 , на дискретньп вход ппориряемого узла 9,

Q При записи еди ниць v первом разряде стимулов на 11ХОД гзентиля 23;f поступает сигнал 1 и транзисторнь:й ключ передает отрицательньпг CHI- нал на дискретвья вход проверяемого узла 9. Длительность зтих сигналов также определяется параметром Т.

Реакция проверяемого узла 9 через дискретный и логически;; входы поступает на входы компараторов порогового селектора 15, где осуществляется сравнение ее с опорным сигналом, поступающим с формирователя 13 опорного сигнала.

Через интервал Т после начала сигнала Подача (фиг,5е) таймер 22 датчика 12 временных интервалов вьг- раба гывает сигнал Опрос (фиг.5ж) длительностью Т,, открывающий вентили 27,-27,ц, и результат сравнения реакции с опорным сигналом поступа- ет в блок 7 обнаружения неисправностей на регистр на триггерах через дополнительные входы вентилей , (элементы И-ИПИ-HF, 1 .

По команде Сдвиг (фиг.5в) из

5 блока 1 управления эта информация последовательным кодом перклается в блок 5 сравнения, где происходит сравнение с раз верну п.н-ти т талонами.

5

5

поступающими из блока 4 разложения тестовых команд. По команде Индикация (фиг.Зз) из блока 1 управления результаты контроля отображаются в блоке 6 индикации,

Фо.рмула изобретения

Устройство для контроля цифровых узлов по авт. св. № 88629), отличающееся тем, что, с целью расширения функциональных возможностей за счет формирования дискретных сигналов произвольной длительности с произвольными уровнями, введены поро- говьй-селектор, формирователь опорного сигнала, формирователь дискретного сигнала положительной полярности, формирователь дискретного сигнала отрицательной полярности, датчик временных интервалов и коммутатор, к первому, второму и третьему входам которого подключены выходы соответственно формирователя дискретного сигОт 5AOKU Ч

d

GifiS/iOKOl

От 1

0

5

0

нала положительной полярности, формирователя дискретного сигнала отрицательной полярности и nepBbDj выход датчика временных интервалов, второй выход которого подключен к первому входу порогового селектора, выход которого подключен к дополнительному входу блока обнаружения неисправностей, при этом выход регистра стимулов подключен ко входу проверяемого узла через четвертьп вход коммутатора, к пятому входу которого и входам формирователя дискретного сигнала полржительной полярности, формирователя дискретного сигнала отрицательной полярности, датчика временных интервалов и формирователя опорного сигнала подключены соответствующие выходы блока управления, а выход ком- fyтaтopa подключен к второму входу порогового селектора, к третьему входу которого подключен выход формирователя опорного сигнала.

KSAOKy 5

а

КУмку обнаружения НбйспраВноспей Фил.З