Четырехвходовый одноразрядный сумматор Советский патент 1989 года по МПК G06F7/50 

/J

(Л

3(52

Изобретение относится к вычислительной технике и может быть использовано для построения многосперандных арифметических устройств, в частное- ти при построении быстродействующих умножителей.

Цель изобретения - уменьшение объема оборудования.

На чертеже представлена принципи- альная схема четырехвходового одноразрядного сумматора.

Четырехвходовый одноразрядный сумматор содержит элементы НЕ , эле- мейты И 5-10, сумматор 11 по модулю два, элемент ИЖ-НЕ 12,, входы 13 операндов, выход 14 суммы, выход 15 младшего разряда переноса и выход 16 старшего разряда переноса.

Четырехвходовый одноразрядный сум- матор работает следующим образом.

На выходе 1А формируется значение суммы С, равное единице, когда число единиц на входах сумматора по модулю два равно одной или трем,

На выходах 15 и 16 формируется двухразрядный код переноса. Значение младшего разряда переноса П опреде- ляется функцией П ABED + АВЁ5 - fflSED +

. + ABED + ABED + АВЁО.Значеш1е второго разряда переноса Пг на выходе 16 равно единице, когда на входах элемента И 5 будет четыре единицы, т.е. П ABED.

Формула изобретения

Четырехвходовый одноразрядный сумматор, содержащий шесть элементов И, сумматор по 1МОДУЛЮ два и четыре элемента НЕ, причем входы элементов НЕ соединены соответственно с входами первого, второго, третьего и четвертого операндов четырехвходового одноразрядного сумматора, входы пер- вого элемента И соединены соответственно с входами первого, второго, третьего и четвертого элементов НЕ,

первый и второй входы второго элемента И соединены соответственно с выходом первого и с входом второго элементов НЕ, первый и второй входы третьего элемента И соединены соответственно с входом первого и с выходом второго элементов НЕ,.первый и второй входы четвертого элемента И соедине- йы соответственно с выходом второго и с входом третьего элемента НЕ, первый и второй входы пятого элемента И соединены соответственно с выходом первого и с входом четвертого элементов НЕ, первый вход шестого элемента И соединен с выходом первого элемента НЕ, входы Сумматора по модулю два подключены к входам соответственно первого, второго, третьего и четвертого элементов НЕ, выход сумматора по модулю два подключен к выходу сумм четырехвходового одноразрядного сумматора, выход первого элемента И соединен с выходом старшего разряда переноса четырехвходового одноразрядного сумматора, отличающий- с я тем, что, с целью уменьшения объема оборудования, Четырехвходовый одноразрядный сумматор содержит дополнительно элемент ИЛИ-НЕ, причем третий н четвертый входы второго и третьего элементов И соединены с выходами третьего и четвертого элементов НЕ, третий и четвертый входы четвертого элемента И соединены с выходами первого и четвертого элемеитов НЕ, третий и четвертый входы пятого элемента И соединеш с выходами второго и третьего элементов НЕ, входы с второго по четвертьй, шестого зленеита И соединены с выходами второго, третьего и четвертого элементов НЕ, выходы элементов И, с первого по шестой, соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с выходом младшего разряда переноса четырехвходового одноразрядного сумматора.

Изобретение относится к вычислительной технике и может быть использовано при построении многооперандных арифметических устройств, в частности быстродействующих умножителей. Целью изобретения является уменьшение объема оборудования. Четырехвходовый сумматор, содержащий элементы И 5-10, элементы НЕ 1-4, элемент ИЛИ-НЕ 12 и сумматор 11 по модулю два, формирует значение суммы и двухразрядный код переноса. 1 ил.