Устройство для умножения Советский патент 1983 года по МПК G06F7/52 

Изобретение относится к вычислитель Ной технике и может быть использовано при разработке быстродействующих ус, ройств для умножения чисел в последоватепьном коде. Числа могут быть предст влены в любой позиционной системе счисления в дополнительном коде. Особенно эффективно его применение при разработке вьюокопроизводительных ЭВМ, используюших большие интегральные схемы и ариф метику многократной точности. По основному авт. св. № 888ТОЭ изliecTHo устройство для умножения, содерНсащее регистр мнонсимогоч, п блоков вычисления разр1здных значений произведения (пчисло разрядов множимого) п буферных : регистров первой группы иг буферных регистров второй группы, причем первые вхотдзы блоков вычисления разрядных значений произведения соединены с вьпсодами соответствуюпшх разрядов регистра множимого вторые входы - с входом множителя устройства, третьи и четвертые входы - с выходами соответствуюпшх буферных ре гистров первой и второй группЫ| входы буферных регистров первой и второй групп соединены соответственно с выгходами старшего и младшего разряда cooTBeTCTBy ющих блоков вычисления разрядных значений произведения, выход первого буферного регистра второй группы подключен к выходу устройства, вход последнего блока вычисления разрядных значений произведения соединен с входом коррекций устройства t 1. Недостагками известного устройства являются низкое быстродействие при обработке чисел, представленных в последоBaiisnbHoM коде (один из сомножителей должея быть предварительно дащссан в , Л-разрядный регисгр), а также невозможйостъ перемножения чисел в допотштель- ном коде, что существенно снижает область его применения. Поставленная цель достигается тем, что устройство для умножения дополнительно содержит регистр множителя, И блоков вычисления разрядных значеШ Й произведения второй группы. И; буферных .р1вгистров третьей группы, И буферных регистров группы, регистр сдви гб, регистр задфжки и сумматор, гфичем первые входы блоков вычвслшгая разрядных вачеш1й произведшая второй группы соединены с выходами соответствуюших разрядов регистра множителя, вторые щсоды - с одом множимого устройства, третъл и четвертые входы - с выходами соответствуяяцего буферного регистра „третьей группь и соседнего старшего буферного регистра группы соответственно, входы буферных регистров третьей и четвертой групп соединены соответственно с выходами старшего и младшего разрядов соответствующих блоков вычисления разрядных значений произведения второй группы, выходы первых буферных регистров второй и четвертой групп соединены с входами сумматора, выход которого является выходом устройства, четвертый вход последнего блока вычисл@1ия ра ядных значений произведения второй группы соединен с вторым входсм коррекции устройства, информационные входы регистра множимого соединены с входом кгаожимого устройства, информационные входы регистра множителя соединены через регистр задержки с входом мно жигеля устройства, входы разрешеюш записи разрядов регистров множимого и множителя соединены с выходами соответствующих регистра сдвига. На чертеже изображена структурная схема устройства для умножения. Устройство для умножения содержит регистры множимого I и множителя 2, И блоков 3 вычисления разрядных значений произведший первой группы, И блоков 4 вычисления разрядных значений произведения второй группы, буферные регистры 5-8 , второй, третьей и четвертой групп соответственно (каждая группа состоит из Vi одноразрядных регистров), регистр 9 сдвига (ои содержит { И I) двоичных разрядов независимо от того, в какой системе счисления представлены перемножаемые в устройстве И- -разрядные числа), одноразрядный регистр to одноразрядный последовательный сумматор II, вход 1.2 множителя устройства, вход 13 мноxoiMoro устройства, первый 14 и второй 1.5 входы ксфрекдаи устройства, выход 16 устройства. Устройство работает следукишм образом, В 1ГСХОДНОМ состояния все регистры устройства обнулены, за исключ шем регистра 9 сдвига, в первом разряде которого зашсава едишща. Множимое X Ху, ...... X;j Xj. Х ,и множитель У ° УИ .....У«, УТ. У ,првяставпейныв в N сястемв счвслення дополнительным кодсм итш дополненкем Л под дополненвем «понимается дополнительный код числа без знака), поступают на входы 13 и 12 устройства последователшо, начиная с их младших Х и У . Запись информации во все регистры устройства и сдвиг в регистре 9 осуществляются под действием одной и той же серии синхрримп57шсов, т. е, один и тот же импульс, присутствующий в неко торый момент на сиюфовходе устройства, 1ФОИЗВОДИТ ;аапись соответствующей инфорлаиии в регистры множимого 1 и мно жителя 2, в буферные регистры 5-8, в регжзтр to задержки, а также осуществляет сдвиг информации в регистре 9. К началу первого такта работы устройст rJ ва иифра Х Г мно5кимбго,присутствукиаая на входе 13 устройстваt уже записана в первый разряд регистра I множимого под действием С1шзфоимпульса и разрешения на выходе первого разряда регистра 9 .сдвига, а цифра У множителя, присутст вукякая на входе 12 устройства, под деис вием этого же сш1хроимпульса записана в регистр 10 задержки. Одновременно с записью цифр Х и У, в регистры I и Х и У 10 в регистре 9 сдвига производится перезапись единицы из первого раунда во второй, В Еюрвом такте работы устройства в первом блоке 3 формируется разрядное произведение Х У . Одновременно с формированием этого произведения на выходах 13 к 12; .устройства подготдвлнбаются следующие цифры Х, и У срмножигелей. Параллельно осуществляется пись результатов, сформированных на выходах блоков 3, в буферные регистры 5 ив; цифры во второй разряд регистра 1 множимого, цн{)ры У - из регистра 10 задержки в первый разряд регистра 2 множителя и цифры УТ. - в регистр 1О задержки. Кроме этого, одно.Bp vfeHBo осуществляется перезапись еди ницы в регистре 9 сдвига из второго разряда в третий.. Во такте работы устройства в первом и втором блоках 3 формируются разрядные произведения соответственно Х У 2 и Х У-2. , а в первом блоке 4 - разрядное щэоизведение Х 5. Одаощ еменко с формированием этих прои ведений на входах 13 и 12 устройства (юдготав1швакггся следующие цифры У сомножителей. Параллельно осуществляется запись результатов, сформированных на выходах блоков 3 и 4. в буферные оегастры 5, 6 и 7, 8 соответствеано. й1фрыХ, - в третий разряд регшгтра 1 Мйожнмого. цифры У - из регистра Ю задержки во второй разряд регистра 2 множителя и цифры У - в регистр 10 задержки. Кроме того, одновреме1то производится перезапись единицы в регистре 9 . сдвига, из третьего разряда в четвертый. Аналогичным образом устройство работает и в других тактах. В и -ом такте его работы в блоках 3 и 4 формируются разрядные произведе УИ , :Ния соответственно У, у , X-j- У, , ...... и л.„ .- , л| 2. Ху,- УЗ , ..,., Ху,У| .Одновременно с формированием этих произведений на входах 13 к 12 устройства подготавливаются шв})ры X кУ( N- , если множимое отрицательное, в противном случае Х О, аналогично, У Ы- , если множитель отрицательный, в противном случае У О), Параллельно осуществляется запись результатов, сформированных на входах блоков 3 и 4, в буферные регистры 5, 6 и 7, 8 соответственно: цифры Уц - из регистра1О задержки в Я-и разряд регистра 2 мномстеля. iKpoMie того,одновременно производится (выдвижение единицы из послеанего(и +1)iro разряда регистра 9 сдвига. Последнее означает, что информация, сформирован:кая в регистрах 1 и 2 к окончанию У -го такта, в дaльнeйШQvt не может быть изменена (в регистре 1 хранится множимое X Х| .... , а в регистре 2 множитель У Уу, ...,, У У У ). После выполнения И тактов работы устройства осуществляется дополнительно еще У тактов, в течение которых из устройства через его выход 16 выводится с соответствующим гфеобразованием информация, хранимая в буферных регистрах 5-8,. Кроме того в этих дополнительных тактах осуществляется коррекция результата в соответствии с алгоритмом умножешш чисел в дополю теяьном коде с двумя явными коррекциями. Формирование коррежт1фующей поправки по знаку множителя производится путем умножения в каждом из и дополнительных TaicTOB множимого X, хранимого в регистре 1, на шфру У . Образование корректирующей поправки по знаку множимого осуществляется путем умножения в каждом иа У дополнительных тактов множителя У хранимого в регистре 2, «« ««ФРУ X . Шфры Х и У подаются в У дополнительных тактах на выкоды Л « устройства соответственно. множимое X и множетель У хра|нятся в регистрах 1 и 2 в допопшп-елыюм коде (т, е, их знаковые разряды являются составной частью старших цифр Х, и У, ).

то в качвств1а ксфрекций исйольэуются допопшггельныв коды множимого и множителя, а анак результвта ютоматически получается в ртаршвй цифре произведшня. Если множимое X и множитель У хравят- 5 ся в регистрах 1 н 2 в форме дополнения (т. е. их знаковые разряды не входят в старише шфры JX, и У,, и не участвукуг непосредственно в умножкпш) то в качестве корректируюганх поправсж йсполь- ю

зуются дополнения множимого и множт ля, а знак резутшгата должен быть сфор-; мирован отдельно путем сложения по мо дулю двух сбшков сомножителей.

Таким образом, 2 и -разрядный ре- is зультат в щзеплагаемом устройстве фор

мщ)увтоя на выходе I б в последователь ,ном коде за тактов а в нааестном ее тйктов.

Используя О1феделе11ным образом первый 14 и второй 15 входы коррекции устройства, можно вьшолюпь округление результата без дополнительных затрат бремёин, а теааюа реализовать вычислтне вюраж вяя вида 71% У V « Q Р

Техннко-вкономическне преимущества , устройства для умножения заключаются в увеличении быстродействия примерно в 1,5 раза и расшйренни функциональнйх возможностей за счет обеспечения умно ..жения чисел в дополнительном коде.

УСТРОЙСТВО ДЛЯ УМНОЖЕ;НИЯ по авт. св. № 888109, о тли ч а- ю щ в е с я тем, что, с цепью поёьпие-. нойя быстродействия и расвшр шя области примев шя за счет обеспечевня умножения чисел в допо}ти теп 9Вом ходе, оно содержит регистр мвожитепя, к блоков вычяспваяя разрядных значвтаК произведения второй группы, И буферных ре-гнстров треипьей-группь, и рвгистро1в четвеф ой группы, регистр сдвига, рвги«зтр задержки и сумматор, тфичем первые входы блоков вычислёвия разрядньа значений произведешш второй группы соединены с выходами соотвёгствуняцих разрядов регистра множителя, вторые входы - с входом множимого устройст- . ва, третьи и четвертые входы - с выхо:дамн соответствующего буферного регист; ра третьей грутшы и соседнего сгарше-4 го буферного четвертой группы соответственно, входы буферных регист - : ров третьей и четвертой группы со динены соответственно с выходами crapniero и младшего разрядов соответствукшшх блоков вычисления ра ядных значений произведешо второй группы, выходы первых буферных регистров второй и четвертой групп соедагаены с входами сумматора, выход которого является BMicipnoM устройства, четвертый вход пЪсяв&днето блока & s fe вычисления разрядных звэчедщй произвел данвя второй группы соё/ввшш с вторым входом корреэощи устройства г информаоио Fные входы регистра множимого соедин ы с входом множимого устройства, /ивфор- р мапионные входы регистра множителя сое-.С диневы чфез. регистр задержки с входом множителя устройства, входы ра ешення зашюи разрядов регистров множимого и . множитего соединены с выходами соответto ствующих регистра сдвига. 01 ал