Формирователь импульсной последовательности Советский патент 1989 года по МПК H03K3/64 

1

(21) Ol8lO/2 +-21

(22)01.04.88

(kb) 15.12.89. Бюл. If 46

(у) Московский институт электронной

техники

(72) В.И.Никитин и Н.И.Докучаев

(53)621.374.2 (088.8)

(56)Авторское свидетельство СССР Vf 1322428, кл. И 03 К 3/64, 1986.

(54)ФОРМИРОВАТЕЛЬ ИМПУЛЬСНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ

(57)Изобретение относится к импульсной технике и может быть использовано в вычислительной, контрольно-измерительной технике, системах управления, где требуется формирование импульсной последовательности с перестраиваемой структурой. Целью изобретения является повышение надежности формирователя путем уменьшения аппаратных средств. Устройство содержит генератор 1 опорной частоты, счетчики импульсов 2, 3, блок 4 памяти, триггер S, элемент ИЛИ 6, входные шины 7, 8, выходную шину Э Цель достигается реализацией функций формирования длительности импульса, паузы и структуры последовательности с помощью одного блока памяти и двух счетчиков импульсов, 1 ил.

Изобретение относится к импульсной технике и может быть использовано в вычислительной, контрольно-измерительной технике, системах управления, где требуется формирование импульсной последовательности с перестраиваемой структурой. Целью изобретения является повышение надежности формирователя путем уменьшения аппаратных средств. Устройство содержит генератор 1 опорной частоты, счетчики импульсов 2,3, блок 4 памяти, триггер 5, элемент ИЛИ 6, входные шины 7,8, выходную шину 9. Цель достигается реализацией функций формирования длительности импульса, паузы и структуры последовательности с помощью одного блока памяти и двух счетчиков импульсов. ил. 1.

yv/

ГлТл

ел IND

со

1чЭ

Изобретение относится к импульсной технике и может быть использовано в вычислительной, контрольно-измерительной технике, системах управления, где требуется формирование импульсной последовательности с перестраиваемой структурой.

Цель изобретения - повышение надежности формирователя за счет уменьшения аппаратных средств с сохранением функциональных возможностей,

На чертеже изображена структурная схема формирователя импульсной последовательности .

Формирователь импульсной последовательности содержит генератор 1 опорной частоты, первый 2 и второй 3 счетчики импульсов, блок 4 памяти, триггер 5, элемент ИЛИ 6, первую 7 и вторую 8 входные шины и выходную шину 9.

Выход генератора 1 опорной частоты соединен со счетным входом второго счетчика 3, выход которого подключен к своему же входу управления и счетному входу первого счетчика 2, разрядные выходы которого соединены с адресными входами блока k памяти, N выходов которого подключены к информационным входам второго счетчика 3, выход первого счетчика 2 соединен с первым входом элемента ИЛИ 6, вторым входом которого является первая входная шина 7, а выход соединен с первым входом триггера 5 вторым входом кото рого является вторая входная шина 8, а выход подключен к входам предустановки первого 2 и второго 3 счетчи10

J5

20

25

30

-35

уровня. Этим сигналом переведены в исходное состояние и заблокированы первый 2 и второй 3 счетчики. В результате на выходе первого счетчи 2 имеется сигнал высокого уровня, н его разрядных выходах - адрес нулев ячейки блока А памяти.В N разрядов блока 4 памяти занесена информация о длительностях дискрета формируемо импульсной последовательности, а в (К4-1)-й разряд - структура импульсн последовательности. На информационн входах второго счетчика 3 присутств ет код длительности первого дискрет последовательности, хранящийся в ну левой ячейке памяти, на выходе этог счетчика - сигнал низкого уровня.

С приходом по второй входной шин 8 запускающего импульса триггер 5 переключается и разрешает работу пе вому 2 и второму 3 счетчикам. На вх де управления второго счетчика 3 пр сутствует такой же, как и на его вы ходе, сигнал низкого уровня. Это означает, что второй счетчик 3 нахо дится в режиме записи и с приходом первого тактового импульса в него з писывается код, находящийся на инфо мационных входах, т.е. код первого интервала формирования дискрета, В результате записи на выходе второго счетчика 3 появляется сигнал высоко уровня, который переводит счетчик в

режим счета тактовых импульсов, а возникающий на выходе счетчика пере пад 0-1 сигнала, поступая на счетны вход первого счетчика 2, переводит его в следующее состояние. При этом

ков, (Ы+1)-й выход блока памяти явля- на адресных входах блока k памяти ется выходной шиной 9 формирователя. устанавливается адрес первой ячейки

Формирователь импульсной последовательности может работать в двух режимах: в режиме непрерывной генерации, когда многократно повторяется

45

памяти; По этому адресу на N выхода устанавливается код длительности вт рого дискрета, а на {Н+1)-м - урове первого дискрета выходного сигнала, длительность которого уже записана во второй счетчик 3. Начинаете фор мирование импульсной последовательн сти. Выходной сигнал не изменяется до тех пор, пока во втором счетчике 3 не заполнится. После заполнения э го счетчика на его выходе появляетс сигнал низкого уровня, который внов переводит счетчик в режим записи. С приходом тактового импульса в счетч записывается код длительности второ дискрета, а на его выходе установитс сигнал высокого уровня. Вновь по пе репаду 0-1 сигнала на выходе второго

сформированная импульсная последовательность, и в режиме однократного запуска, когда по внешнему сигналу однократно формируется импульсная последовательность. Для выбора режим работы предназначена первая входная шина 7. Низкий уровень сигнала на этой шине задает режим однократного запуска формирователя, высокий уровень - режим непрерывной генерации. Вторая входная шина 8 предназначена для запуска формирователя.

В исходном состоянии на выходе триггера 5 установлен сигнал низкого

10

J5

20

25

30

35

уровня. Этим сигналом переведены в исходное состояние и заблокированы первый 2 и второй 3 счетчики. В результате на выходе первого счетчика 2 имеется сигнал высокого уровня, на его разрядных выходах - адрес нулевой ячейки блока А памяти.В N разрядов блока 4 памяти занесена информация о длительностях дискрета формируемой импульсной последовательности, а в (К4-1)-й разряд - структура импульсной последовательности. На информационных входах второго счетчика 3 присутствует код длительности первого дискрета последовательности, хранящийся в нулевой ячейке памяти, на выходе этого счетчика - сигнал низкого уровня.

С приходом по второй входной шине 8 запускающего импульса триггер 5 переключается и разрешает работу первому 2 и второму 3 счетчикам. На входе управления второго счетчика 3 присутствует такой же, как и на его выходе, сигнал низкого уровня. Это означает, что второй счетчик 3 находится в режиме записи и с приходом первого тактового импульса в него записывается код, находящийся на информационных входах, т.е. код первого интервала формирования дискрета, В результате записи на выходе второго счетчика 3 появляется сигнал высокого уровня, который переводит счетчик в

режим счета тактовых импульсов, а возникающий на выходе счетчика перепад 0-1 сигнала, поступая на счетный вход первого счетчика 2, переводит его в следующее состояние. При этом

5

0

5

памяти; По этому адресу на N выходах устанавливается код длительности второго дискрета, а на {Н+1)-м - уровень первого дискрета выходного сигнала, длительность которого уже записана во второй счетчик 3. Начинаете формирование импульсной последовательности. Выходной сигнал не изменяется до тех пор, пока во втором счетчике 3 не заполнится. После заполнения этого счетчика на его выходе появляется сигнал низкого уровня, который вновь переводит счетчик в режим записи. С приходом тактового импульса в счетчик записывается код длительности второго дискрета, а на его выходе установится сигнал высокого уровня. Вновь по перепаду 0-1 сигнала на выходе второго

5152

счетчика 3 переключается первый счетчик 2, В результате на адресных входах блока k памяти появляется код второй ячейки памяти, по которому на N выходах блока 4 памяти устанавливается код длительности третьего дискрета, а на (К+1)-м уровень сигнала второго дискрета, и т.д. до тех пор, пока с приходом очередного перепада 0-1 на счетный вход первого счетчика 2, на его выходе не установится сигна низкого уровня. Если формирователь работает в режиме однократного запуска, то этот сигнал, пройдя через эле- мент 6 ИЛИ, устанавливает на выходе триггера 5 сигнал низкого уровня, переводя формирователь в исходное состояние. При работе формирователя в режиме непрерывной генерации сигнал низкого уровня с выхода первого счетчика 2 не проходит через закрытый по первому входу сигналом высокого уровн элемент ИЛИ 6, процесс формирования импульсной последовательности непре- рывно повторяется.

Если необходимо получить импульс или паузу, длительность которой больше, чем может сформировать второй счетчик 3, то такой сигнал разбивают

на ряд дискретов и записывают после;;о вательно в несколько ячеек памяти. Формула изобретения Формирователь импульсной последовательности, содержащий генератор опорной частоты, первый счетчик им- пулъсов, разрядные выходы которого соединены с адресными входами блока памяти, один из выходов которого подключен к выходной шине, при этом счетный вход первого счетчика импульсов соединен с входом записи и выходом переполнения второго счетчика импульсов, а выход переполнения первого счетчика импульсов подключен к первому входу элемента ИЛИ, второй вход которого соединен с первой входной шиной, а выход подключен к первому входу триггера, второй вкод которого соединен с второй 1 ходной шиной, отличающийся тем, что, с целью повышения надежности, выход триггера подключен к входам предуста - новки счетчиков импульсов, а другие выходы блока памяти соединены с информационными входами второго счетчика импульсов, счетный вход которого подключен к выходу генерлтора oni.ipHOH частоты.