Устройство тактовой синхронизации Советский патент 1989 года по МПК H04L7/02 

СП N9

СО 4

05

а

Изобретение относится к технике связи и может быть использовано в системах передачи дискретной информации,

Цель изобретения - повьшение помехоустойчивости.

На чертеже представлена функциональная схема устройства.

Устройство содержит регистр 1 сдвига, элемент ИСКЛЮЧАЮПШЕ ИЛИ 2, регистр-распределитель 3, первую, вторую и третью группы элементов И 4,5,6,,,, 9и 10, группу элементов ИЛИ-НЕ 11, элементы ИЛИ 12-14, группу реверсивных счетчиков 15,реверсивный счетчик 16 суммы,счетчик 17 позиций квантования,счетчик 18 импульсов, счетчик 1-9 коррекции фазы, триггер 20 управления,генератор 21 импульсов.

Устройство работает следующим образом.

Принимаемый из каиала связи сигнал поступает на информационный вход двухразрядного регистра 1, на тактовый вход которого от генератора 21 подаются импульсы с частотой, в п раз превытаающей частоту передачи сигналов. Число разрядов регистра-распре делителя 3 равно п. Для определенности рассмотрим случай п 16, В общем случае величина п определяется требованием к точности фазирования.

На выходе элемента ИСКПВДЧАЮ1ЦЕЕ ИЛИ 2 формируются импульсы, соответствующие фронтам принимаемых посылок При отсутствии запрещающих сигналов на инверсных входах элемента И 7 и в соответствии с тактами, поступаю- щими на его первый вход,на выходе данного элемента формируется импульсная последовательность, временное положение импульсов которой соответствует временному положению фронтов входного сигнала. Импульсы с выхода элемента И 7 поступают на суммирующий вход реверсивного счетчика 16 и первые входы элементов И, Функция управления процессом записи данной импульсной последовательности в реверсивные счетчики 15 возлагается на регистр-распределитель 3, который за время Т, равное длительности кодовой посылки, поочеррдно формирует на сво- их выходах сгигнал высокого уровня, переподя тем гамым соответствующий реБергичимГ счетчик 15 в активное cocTOHHHf . (, этим понимается разре

,

Q 5 0

5 Q

.Q ., ..

5

шение записи в реверсивный счетчик 15 импульса по суммирующему или вычитающему входу, а также резрещение проверки состояния его выходных разрядов Для разрешения записи сигнал высокого уровня с выхода регистра- распределителя 3 подается на входы соответствующих элементов И, а для разрешения считьюания - на вход элементов И 6 и ИЛИ-НЕ,

Как уже отмечалось, частота импульсов, поступающих на тактовый вход регистра-распределителя 3 с выхода генератора 21, в 16 раз выше,чем частота входного сигнала. За счет этого обеспечивается квантование по времени интервала элементарной кодовой посылки,причем каждой анализируемой дискрете квантования соответствует только один активный реверсивный счетчик Таким образом, каждому выявленному фронту входного сигнала приписывается некоторое значение фазы из интервала О - 15, а регистрация данного фронта производится путем инкремента активного реверсивного счетчика с соответствующим номером.

При условии незашумленного канала связи сигнал с выхода элемента И 7 через соответствующий элемент И 4 будет поступать на суммирующий вход одного и того же реверсивного счетчика, например счетчика 15-1 (очевидно, что значение фазы фронта при этом равно 0)„ Помимо записи в каждом рабочем цикле производится также опрос состояний счетчиков 15 реверсивного счетчика. После накопления пятнадцати импульсов фронтов состояние выходных разрядов реверсивного счетчика 15-1 будет 1111, Следовательно при очередном появлении сигнала высокого уровня на входе элемента И 6-1, соединенном с выходом первого разряда регистра-распределителя 3, элемент И 6-1 срабо-- тает, и высокий потенциал с его выхода, пройдя через элемент ИЛИ 13, поступит на вхрды элементов И 7,9, Если на следующем тактовом интервале на выходе элемента ИСКШ1ЧА101ЦЕЕ ИПИ 2 присутствует сигнал высокого уровня,свидетельствующий о выявлении очередного (шестнадцатого) фронта со значением фазы П, а запрещающий сигнал на инверсном входе элемента И 9 отсутствует, то на выходе последнего ггаявитгя импульс,сигнал изирующий об обнаружении истинной фазы полезного сигнала. Импульс с выхода элемента И 9 поступает на вход элемента ИЛИ 1. и на вход обнуления счетчиЛа 19, Число состояний счетчика 19 равно числу уровней квантования, то есть 16, После прихода фазирующего импульса с выхода И 9 счетчик 19 обнуляется, а затем продолжает счет тактов от генератора 21,Выходы счетчика 19 подключены к входам элемента И 10, причем выход старшего разряда соединен с инверсным

принимаемого сигнала относительно истинного значения, при этом сигнал будет заполнять не один реверсивный счетчик 15, аи другие.

Характер заполнения счетчиков 15 зависит от качества принимаемого сигнала и соответствует закону статистического распределения временного положения фронтов входного сигнала. При поступлении иа вход устройства смеси полезного сигнала и шума будет иметь место нормальное распределение фронтов, в случае же отсутствия на

Изобретение относится к технике связи. Цель изобретения - повышение помехоустойчивости. Устройство содержит регистр 1 сдвига, эл-т ИСКЛЮЧАЮЩЕЕ ИЛИ 2, регистр-распределитель 3, эл-ты И 4-10, эл-ты ИЛИ-НЕ 11, эл-ты ИЛИ 12,13 и 14, реверсивные счетчики 15, реверсивный счетчик 16 суммы, счетчик 17 позиций квантования, счетчик 18 импульсов, счетчик 19 коррекции фазы, триггер 20 управления и г-р 21 импульсов. Цель достигается за счет обеспечения защиты от ложного фазирования при действии на входе устройства кратковременной регулярной помехи. При этом используется преобладающая над процессом накопления процедура вычитания, которая обеспечивает очистку счетчиков 15 от фронтов, накопленных помехами. 1 ил.

входом. Таким образом, на выходе эле- 15 входе устройства полезного сигнала

мента И 10 появляется импульс при выявлении состояния 0111 - 7 на выходе счетчика 19, Таким образом, импульс, появляющийся на выходе элемента И 10, сдвинут на 7 дискрет относительно импульса Фазирование на выходе элемента И 9 и соответствует середине кодовых посылок,принимаемых из канала связи, Стробирующий

или при действии интенсивных помех, во много раз превышающих мощность сигнала, счетчики 15 будут заполнят ся в соответствии с равномерным зак 20 иом распределения.

Очевидно, что поиск истинной фаз имеет смысл проводить лишь в случае нормального распределения фронтов, фиксируемых в PC, так как равномерн

импульс с выхода элемента И 10 посту- 25 распределение свидетельствует об отпает на выход устройства тактовой синхронизации, В случае изменения фазы входного сигнала начнется накопление импульсов в одном из регистров сдвига, соответствующем новому значению фазы фронта. После накопления 15 импульсов сработает соответствующий элемент И 6, а затем элементы ИЛИ 13 и И 9, обеспечивая необходимую коррекцию фазы стробирутоще- го импульса,

В устройстве предусматривается защита от переполнения реверсивного счетчика 15 истинной фазы, что позволяет избежать потерь накопленной информации, Дпя этого сигнал с выхода элемента ИЛИ 13,свидетельствующий о достижении порога каким-либо из счетчиков 15, подается на инверсный вход элемента И 7, В результате в течение всего интервала времени, пока в активном состоянии находится счетчик 15, достигший порога, на выходе элемента И 7 сохраняется низкий потенциал вне зависимости от сигнала на выходе элемента ИСКЛЮЧАЮГЩЕ ИЛИ 2 и содержимое данного реверсивного счетчика остается неизменным,

Б рассмотренном случае идеального приема фронты входного сигнала поступали в одной фазе и накапливались в одном и том же реверсивном счетчике. Наличие шума в реальных каналах связи приводит к флуктуациям фронтов

или при действии интенсивных помех, во много раз превышающих мощность сигнала, счетчики 15 будут заполняться в соответствии с равномерным зако- иом распределения.

Очевидно, что поиск истинной фазы имеет смысл проводить лишь в случае нормального распределения фронтов, фиксируемых в PC, так как равномерное

0

5

0

5

0

5

сутствии полезного сигнала на входе устройства.

Данное устройство обеспечивает различение нормального и равномерного законов распределения на основе анализа ограниченной выборки фронтов, величина которой равна порогу переполнения реверсивного счетчика 16, Для определенности примем объем реверсивного счетчика 16 равным 64,

Таким образом, если к моменту прихода 64 фронтов ни один из реверсивных ее счетчиков 15 не достигнет порога и истинная фаза не будет выявлена, то принимается решение о наличии равномерного закона распределения,- при этом среднее число фронтов в каждом из счетчиков 15 будет равно 64/16 16, Сигнал высокого уровня, появляющийся на выходе старшего разряда счетчика 16 после его переполнения,пройдя через элемент ИЛИ 12,поступает на установочный вход триггера 20 и вход обнуления счетчика 17, Таким образом организуется цикл вычитания. На выходе триггера 20 устанавливается 1, которая поступает на входы элементов И 7 - 9, сохраняясь до тех пор, пока синхронно обнуленный счетчик 17 не накопит 16 импульсов, поступающих с выхода генератора 21, После этого происходит переполнение счетчика 17 и его выходной сигнал сбрасьшает триггер 20„ТаКИМ образом, сигнал высокого уровня на выходе триггера 20 будет удерживаться в течение основного тактового интервала Т, За это время в соответ- ствии с поступлением тактовых импульсов на вход элемента И 8 на его выходе будут появляться импульсы вычитания. Если в течение всего цикла вычитания на инверсных входах элемента И 8 не появится ни одного запрещающего сигнала, то число импульсов,генерируемых в течение цикла вычитания на выходе элемента ИВ, будет равно 16, Данная последовательность импуль- сов поступает на вычитающий вход реверсивного счетчика 16 и первые входы элементов И 5, Если в течение всего цикла вычитания на инверсных выходах элемента И 8 будут отсутство- вать запрещающие сигналы высокого уровня, то на каждом такте будет уменьшаться на единицу содержимое счетчшса 16, а также одного из счетчиков 15о

При функционировании устройства тактовой синхронизации в реальных условиях появление таких запрещающих сигналов может быть в следующих случаях. Во-первых, блокировка очередного импульса Вычитание на выходе элемента И 8 производится при нулевом состоянии активного реверсивного счетчика. Для выявления таких ситуаций используются элементы ИПИ-НЕ II, При нулевом состоянии какого-либо из счетчиков 15 на всех его выходах действуют сигналы низкого уровня, поступающие на входы соответствующего элемента ИЛИ-НЕ 11,При поступлении с выхода регистра-распределителя 3 разрешающего сигнала на выходе соответствующего элемента ИПИ-НЕ 1 1 появляется сигнал высокого уровня, поступающий через элемент ИЛИ, 14 на инверсный вход элемента И 8, блокируя выдачу очередного импульса Вы- читание Второй причиной блокировки импульсов Вычитание может быть выявление очередного фронта и поступление на инверсный вход элемента И 8 сигнала высокого уровня с выхода элемента ИСКЛ1ПЧАЮ111ЕЕ ИПИ 2, Использование элементов И 7, 8 позволяет обеспечить взаимный запрет импульсов Сложение и Вычитание в том случае, если они возникают на одном и том же такте.

Таким образом, в течение цикла вычитания регистр-распределитель 3 поочередно переводит в активное состояние счетчики 15, и из каждого из них производится вычитание единицы,если его содержимое не равно нулю и на данной дискрете не было выявлено входного фронта, В результате содержимое счетчика 16 уменьшается на ве-- личину, равную числу реверсивных счетчиков, которые произвели операцию декремента в данном цикле вычитания. Максимально возможное число импульсов Вычитание в одном цикле равно 16, Как уже отмечалось,одной из причин инициализации цикла вычитания является достижение реверсивным счетчиком 16 пороговой величины 64, что свидетельствует об OTcyi твии полезного сигнала на выходе устройства. Таким образом, после принятия реще- ния о наличии равномерного распределения фаз фронтов входного сигнала часть использованной статистики отбрасывается, чтобы обеспечить фиксацию новых данных. Кроме того, при этом уменьпшется среднее число импульсов в счетчиках 15, что обеспечивает защиту от ло-fHoro фазирования при действии на входе устройства интенсивной случайной импульсной помехи с равномерным распределением фаз фронтов.

При увеличении отношения интенсивности сигнала к интенсивности помехи распределение фронтов в счетчиках 15 будет все больше приближаться к нормальному закону, В этом случае устройство тактовой синхронизации обеспечивает выявление истинной фазы, значение которой соответствует номеру реверсивного счетчика,первым достигшего пороговой величины,Содержимое остальных реверсивных счетчиков определяется флуктуациями фронтов полезного сигнала относительно истинной фазы, причем чем больще отсл оит какая-либо из временных позиций от позиции истинной фазы, тем меньшее количество импульсов будет накоплено в соответствующем этой позиции реверсивном счетчике, В такой ситуации даже кратковременное действие на входе устройства регулярной помехи, фаза которой незначительно отлт-тчается от фазы рабочих посылок, может привести к п(зтере синхронизма. Для исключения этсго импульс ази- рованрге с выхода элемента И Ч помиМО входа обнуления счетчика 19 поступает на вход элемента ИЛИ 12,инициируя тем самым описанный выте цикл вычитания, после которого на единицу уменьшится содержимое всех ненулевых счетчиков 15, кроме счетчика 15 истинной фазы. Его состояние (НП) сохранится неизменным, так как в течение временного отрезка, пока данный реверсивный счетчик находится в активном состоянии, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 будет действовать сигнал высокого уровня,свидетельствующий о выявлении очередного фронта информационной посылки. Данный сигнал, поступая на инверсный вход элемента И 8, блокирует выдачу импульса Вычитание, В свою очередь высокий потенциал, поступающий с выхода триггера 20 на инверсные входы элементов И 7, 9, блокирует вьщачу импульса Сложе ние и импульса Фазирование, Если в следующем после цикла вычитания рабочем цикле вновь будет выявлен фронт в истинной фазе,то сработает элемент И 9 (элемент И 7 будрт блокирован сигналом с выхода элемента ИЛИ 13, сигнализирующим о достижении порога активным реверсивным счетчиком). Импульс Фазирование с выхода элемента И 9 вновь инициирует цикл вычитания,после которого состояние всех ненулевых реверсивных счетчиков,кроме счетчика истинной фазы, уменьшится на единицу. Так будет продолжаться до тех пор,пока содержимое всех реверсивных счетчиков, конкурирующих со счетчиком ис- тинно фазы, не станет нулевым.

Использование такой процедуры обеспечивает защиту от ложного фазирования при действии на входе устройства кратковременной регулярной помехи, так как в этом случае на всех временных позициях, кроме позиции истинной фазы, частота вычитаний будет выше частоты поступления фронтов искаженных помехами. Однако длительное- действие на входе устройства регулярной помехи может привести к устойчивому временному смещению границ принимаемых кодовых посылок, В этом случае частота накопления искаженных фронтов может преобладать над частотой вычитания, что ведет к ложному фазированию. Для исключения такой ситуации используется счетчик 18 импульсов, при переполнении ко

торого сигнал с его через элемент ИЛИ 12 поступает на установочный вход триггера 20 и вход обнуления счетчика 17, инициируя тем самым описанную выше процедуру вычитания, в результате которой из всех реверсивных счетчиков 15, содержимое ко- торых отлично от нуля, вычитается единица. Порог переполнения счетчика 18 выбирается с таким расчетом,чтобы частота инициир емых им циклов вычитания, была вдвое меньше частоты поступления фронтов полезного сигнала на вход устройства, В этом случае для всех реверсивных счетчиков 15, кроме счетчика истинной фазы, процесс вычитания будет преобладать над процессом накопления, что обеспечивает защиту от ложного фазирования.

Таким образом, предложенное устройство обеспечивает по сравнению с устройством-прототипом повышение помехоустойчивости за счет использования процедуры вычитания, которая обеспечивает очистку реверсивных счетчиков 15 от фронтов, накопленных помехами.

Формула изобретения

Устройство тактовой синхронизации, содержащее регистр-распределитель, тактовый вход которого соединен с выходом генератора импульсов, элементы ИЛИ, триггер управления, установочный вход которого соединен с выходом первого элемента ИЛИ, счетчик импульсов,счетчик позиций квантования и счетчик коррекции фазы, а также реверсивные счетчики, отличающееся тем, что, с целью повьш ения помехоустойчивости, в него введены регистр сдвига,элемент ИСКгаОЧАЮП1ЕЕ ИЛИ, элементы И, реверсивный счетчик суммы, а также блоки элементов И и элементы ИЛИ-НЕ,выходы которых соединены с соответствующими входами второго элемента 11ЛИ, выход которого подключен к первому инверсному входу первого элемента И, первый прямой вход которого объединен с инверсными входами второго и третьего элементов И и подключен к выходу триггера управления, сбросовый вход которого соединен с выходом счетчика позиций квантования, пход обнуления которого соединен с выходом первого элемента ИЛИ, а тактовый

11

1529466

вход объединен с тактовыми входами регистра-распределителя,счетчика импульсов, счетчика коррекции фазы и регистра сдвига и соединен с первыми прямыми входами второго и третьего элементов И и с вторым прямым входом первого элемента И, выход которого подключен к входу вычитания реверсивного счетчика суммы и к первым входам блоков элементов И, а суммирующий вход реверсивного счетчика суммы подключен к вторым входам блоков элементов И и к выходу второго элемента И, второй прямой вход которого соединен с вторым инверсным входом первого элемента И, с вторым прямым входом третьего элемента И и с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,входы которого подключены к выходам регистра сдвига, вход которого является входом устройства, при этом другой инверсный вход второго элемента И соединен с выходом третьего элемента

ИЛИ и с третьим прямым входом третье- 25 к соответствующему входу соответстго элемента И, выход которого соеди

5

0

12

нен с входом обнуления счетчика коррекции фазы и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом реверсивного счетчика суммы, а третий вход - с выходом счетчика импульсов,причем выходы счетчика коррекции фазы подключены к входам четвертого элемента И, выход которого является выходом устройства, а выходы каждого блока элементов И подключены соответственно к вычитающему и суммирующему входам соответствующего реверсивного счетчика, выходы которого подключены к входам соответствующего элемента ИЛИ-НЕ дополнительного элемента И, выход которого подключен к соответствующему входу третьего элемента ИЛИ, причем каждый выход регистра - распределителя подключс,г к третьему входу соответствующего блока элементов И, к инверсному входу соответствующего элемента ИЛИ-НЕ и

вующего дополнительного элемента И.