Устройство для сопряжения ЭВМ с каналами связи Советский патент 1989 года по МПК G06F13/00 

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных комплексах и вычислительных системах для сопряжения с приемниками и датчиками информации по выходным и входным каналам последовательного кода в режиме асинхронной выдачи информации.

Целью изобретения является повышение производительности устройства и сокращение аппаратурных затрат.

На чертеже представлена блок-схема предлагаемого устройства.

Устройство содержит коммутатор 1 входных каналов, блок 2 преобразования последовательного кода в параллельный, шину 3 информационной магистрали устройства, приемопередатчик 4, блок 5 обмена, генератор 6 синхроимпульсов, блок 7 выходных усилителей (формирователей), блок 8 памяти микрокоманд, арифметико-логический блок 9, регистр 10 режима, дешифратор 11 микрокоманд.

Из элемента И 12, элемента ИЛИ 13, триггеров 14 и 15 разделительных

элементов (развязки) 16 и 17 и элемента 18 задержки состоит блок 27 Квитирования обмена.

В качестве блока 2 преобразования последовательного кода в параллельный может быть использована БИС типа 588ВГ6, блока 8 памяти микрокоманд - БИС типа , арифметико-логического блока 9 - БИС типа 588ВС2, блока 5 обмена - БИС 5883Г1.

На чертеже показаны также линии 19-2 внутренних связей блоков, шина 25 и линии 26 связи устройства с ЭВМ

Устройство работает следующим образом.

Работа устройства осуществляется под управлением микрокоманд, извлекаемых из блока 8, который устанавливает текущую микрокоманду на шину 19 и сигнал сопровождения микрокоманды на линии 20 сопровождения Микрокоманда поступает на входы микрокоманд блока 9 и блока 5, регистра 10 режима. Специально выделенные разряды микрокоманды поступают на вход дешифратора 11, на вход разрешения которого поступает сигнал сопровождения микрокоманды. Прием микрокоманды в блок 9 осуществляется по сигналу, поступающему с выхода дешифратора 11. Прием микрокоманды в блок 5 и регистр 10 режима происходит по сигналу, поступающему с другого выхода дешифратора 11, Сигналы квитирования приема микрокоманд с выходов блоков 9 и 5 через элемент 13 поступают на вход квитирования блока 89 обеспечивая этим переход к следующей микрокоманде блока 8.

Условные ветвления исполняемой микропрограммы происходят по результату анализа признаков, поступающих на адресный вход блока 8. Такими призна ками являются сигналы (формируемые бло- ком 9 в результате исполнения микрокоманды и выдаваемые через выход призна ков и флаг готовности данных блока 2

В устройстве анализируются последовательно два процесса: обмен по информационной шине и выдача в последовательном коде информации, загруженной в регистры блока 9. Независимо от этих процессов в блоке 2 обеспечивается прием входного последовательного кода по выбранному каналу и временное хранение принятой информации. Режим работы устройства

0

5

0

.

определяется состоянием регистра 10 загружаемого по шине 19 из блока 8.

Наличие в линии 21 разрешающего сигнала с выхода регистра 10 обеспечивает выдачу информации из блока 2 на шину 3 и прием информации в блок 9, который воспринимает этот сигнал квитирования, поступающий через разделительный элемент 16 на линию 22.

Наличие в линии 23 разрешающего сигнала с регистра 10 обеспечивает синхронную с синхроимпульсами генератора 6 выдачу из блока 9 через шину 3 информации на входы данных формирователей блока 7; при этом квитирование обмена блока 9 производится через линию 2k и разделительный элемент 17.

В отсутствие разрешающих сигналов на выходах регистра 10 обеспечивается обмен информацией между блоком 9 и системной шиной через внутреннюю шину 3 и двунаправленный дву- 5 портовый приемопередатчик k. При этом сигналы обмена по системной шине 25 формируются блоком 5 на линиях управления системной шины, а сигналы квитирования обмена по шине 3 блок 5 выдает в линии 22 и 2k.

Работа устройства может быть разделена на циклы и подциклы. В цикле обеспечивается однократная выдача заданного количества информационных слов, а а подцикле - одного слова по каждому выходному каналу одновременно.

В каждом цикле работа устройства начинается с загрузки в регистры блока 9 адресов командной и информационной зон, формируемых и передаваемых вычислительной системой. Принятая информация используется в дальнейшем как базовая для формирования адресов обращений, вычисляемых в блоке 9.

В начале каждого подцикла выполняется проверка входного буфера блока 2, для чего блок 8 по флагу готов ности блока 2, формирующемся в случае наличия информации во входном буфере, производит установку регистра 10 режима и запись данных из блока 2 через шину 3 в блок 9 о Прием данных в блок 9 осуществляется по сигналу квитирования, поступающему по линии 21 с выхода регистра 10 режима через разделительный элемент 16. Затем производится выдача принятой информации на системную шину 25.

0

5

0

50

5

Для этого блок 5 устанавливает на линиях 26 управления системной шиной сигналы, соответствующие режиму прямого доступа и выводу информации из устройства в системное ЗУ. Адрес записи, сформированный в блоке 9, поступает из порта данных блока 9 на шину 3 и через приемопередатчики k в системную шину 25 адрес-данные. По сигналу квитирования обмена блока 5, блок 9 через шину 3 и приемопередатчик 4 передает в системную шину 25 информацию, считанную из блока 2. По окончании записи в системное ЗУ в блоке 9 исполнительный адрес модифицируется, подготавливаясь для обеспечения следующего ввода данных из буфера блока 2 в ЗУ системы. Ввод данных в системное ЗУ повторяется до снятия флага готовности, т.е запись в системное ЗУ всех слов последовательного кода, принятых в течение времени подцикла. При записи слова состояния приема адрес, сформированный в блоке 9, передается в системную шину 25 аналогично описанному, а в качестве данных из блока 9 в системное ЗУ передается последний адрес обращения, что обеспечивает синхронизацию ввода данных с вычислительным процессом.

Затем производится считывание из системного ЗУ командного слова приема. В случае изменения командного слова производится начальная установка: формирование начального адреса зоны приема в регистре блока 9. При считывании командного слова блок 8 аналогично описанному устанавливает через блок 5 режим прямого доступа, а адрес командного слова приема, сформированный в блоке 9, поступает на системную шину 25. Затем формируется сигнал ввода данных из ЗУ на линиях 26 управления системной шины и по сигналу квитирования обмена блока 5 производится ввод информации в регистр блока 9 с шины 3. Затем производится считывание из выходной зоны системного ЗУ и запись в регистры блока 9 следующего слова, подлежащего выдаче, для каждого выходного канала Загрузка информации в регистры блока 9, выделенные для выдачи последовательного кода по каждому выходному каналу, производится аналогично описанному, т„е. блок 8 через блок 5 устанавливает режим прямого досту0

5

0

5

0

5

0

5

0

5

па и сигналы управления обменом на шине, адреса обращения к системному ЗУ, сформированные в блоке 9 Данные из ЗУ по системной шине 25 через приемопередатчики Ц и шину 3 поступают в блок 9 и по сигналам квитирования обмена блока 5 и блока 9 заносятся в соответствующие регистры блока 9.

На этой операции заканчивается фаза обмена по системной шине и начинается фаза выдачи последовательного кода, для чего на регистре 10 режима формируется разрешающий сигнал в линию 23.

В фазе выдачи слова последовательного кода из блока 9 путем последовательного одноразрядного сдвига содержимого регистра, загруженных в предыдущей фазе обмена на внутреннюю шину 3, выдается параллельно информация, представляющая в каждом разряде первый выдаваемый бит для соответствующего выходного канала. При этом формирователи блока 7 обеспечивают выдачу соответствующих импульсов кода в выходные линии. В это время блок 9 под управлением микропрограммы подготавливает группы следующего информационного бита и бита четности для всех каналов, проверяет число выданных разрядов последовательного кода. Последней в этой фазе должна выполняться команда выдачи группы битов четности для всех каналов.

Сигнал разрешения выдачи последовательного кода в линии 23, поступающий с выхода регистра 10 режима, привязывается триггером I t к синхроимпульсу генератора бис выхода элемента И 12 формируется сигнал на входы синхронизации формирователей блока 7 о При этом информация на шине 3 не меняется, так как отсутствует сигнал квитирования обмена по шине 3 о В это время с выходов формирователей блока 7 в линию поступают первые разряды последовательного кода по каждому каналу Одновременно в блоке 9 аналогично описанному процессу, подготавливается информация о следующем бите выдаваемого для каждого канала кода и корректируются очередные биты четности.

По окончании тактового импульса снимается сигнал с управляющих входов формирователей блока 7 и взводит- ся триггер 15, сигнал с выхода которого через разделительный элемент 17 квитирует блок 9 и обеспечивает выход на шину 3 подготовленной информации с выходов блока 9. Хотя подготов- 5 ка информации для очередного бита заканчивается ранее окончания тактового импульса, процесс приостанавливается, информация на шине 3 не меняется до получения сигнала квитиро- ю вания.

При выдаче последнего бита выход- ного кода на шину 3 поступает содер- жимое регистра битов четности блока

9 после выдачи которых блок 8 по 15 признакам состояния блока 9формирует очередную микрокоманду, при необходимости обеспечивая ветвление микропрограммы, и снимает в линии 23 сигнал разрешения выдачи последователь- 20 ного кода, выдаваемый регистром 100 Элемент 18 задержки, включенный между выходом генератора 6 и синхро- входами триггеров и 15, обеспечивает формирование сигнала квитирова- 25 ния обмена при выдаче последовательного кода с задержкой по снятию синхроимпульса, что обеспечивает сохран- ность информации на входах формирователя блока 7 До конца заднего фронта 30 выходного импульса.

В конце подцикла выполняется моди- фикация адресов обращений и формирование и запись в системное ЗУ слова состояния. Для этого содержимое регистра блока 9, в котором хранится системный адрес выходной зоны, увеличивается и обеспечивается запись его содержимого по системному адресу слова состояния выдачи в ЗУ си- 40 стемы.

По результату проверки числа выданных слов выполняется переход либо к следующему подциклу, либо к началу очередного цикла. В следующем под- 45 цикле обращения к системному ЗУ производятся по модифицированным адресам как при вводе, так и при выводе информации. Работа устройства в следующем ПОДЦИКЛе ПОЛНОСТЬЮ ПОВТОРЯ-ед

ется и соответствует описанной.

35

Формула изобретения

1„ Устройство для сопряжения ЭВМ с каналами связи, содержащее коммутатор входных каналов, группа информационных входов которого является груп

5 0 5 0

0

45 ед

5

55

пой входов устройства для подключения к информационным выходам каналов связи, а выход соединен с информационным входом последовательного кода блока преобразования последовательного кода в параллельный, выходом подключенного к входу-выходу приемопередатчика, блок выходных усилителей, группа выходов которого является группой выходов устройства для подключения к информационным входам каналов связи, блок обмена, группа входов-выходов которого и второй вход-выход приемопередатчика образуют группу входов-выходов устройства для подключения к информационно-управляющей шине ЭВМ, и генератор синхроимпульсов, отличающееся тем, что, с целью повышения производительности и сокращения аппаратурных затрат устройства, в него введены блок памяти микрокоманд, арифметико-логический блок, дешифратор микрокоманд, регистр режима и блок квитирования обмена, причем выход генератора синхроимпульсов подключен к тактовому входу блока квитирования обмена, первый и второй выходы которого соединены соответственно-со стробирующим входом блока памяти микрокоманд и синхронизирующим входом блока выходных усилителей, информационным входом подключенного к первому входу-выходу приемопередатчика и информационному входу-выходу арифметико-логического блока, синхронизирующие входы-выходы приема и выдачи которого соединены соответственно с синхронизирующими входами-выходами приема и выдачи блока обмена и третьим и четвертым выходами блока квитирования обмена, первый и второй входы режима которого подключены соответственно к первому и второму выходам регистра режима, а первый и второй синхронизирующие входы - соответственно к стробирующим выходам арифметико-логического блока и блока обмена, синхронизирующие входы которых соединены соответственно с первым и вторым выходами дешифратора микрокоманд, разрешающим входом подключенного к выходу признака готовности блока памяти микрокоманд, информационный выход которого соединен с входами микрокоманд арифметико-логического блока и блока обмена и с информационными входами регистра режима и дешифратора микрокоманд, вторым выходом подключенного к синхровходу регистра режима, первый выход которого соединен с входом разрешения блока преобразования последовательного кода в параллельный, выход готовности которого и выход признаков арифметико-логического блока подключены к адресному входу блока памяти микрокоманд.

2. Устройство по п. 1, отличающееся тем, что блок квитирования обмена содержит два триггера, : элемент И, элемент ИЛИ, элемент задержки и два элемента развязки, причем синхровходы первого и второго триггеров соединены через элемент за

:

53293710

держки с тактовым входом блока и первым входом элемента И, выход и второй вход которого подключены соответственно к второму выходу блока, выходу первого триггера и информационному входу второго триггера, установочным входом соединенный через первый элемент развязки с первым входом режима, а выход - через второй элемент развязки с третьим выходом блока, выход первого элемента развязки, выход и первый и второй входы элемента ИЛИ и информационный вход первого триггера являются соответственно четвертым и первым выходами, первым и вторым синхронизирующими входами и В.ТОРЫМ входом режима блока.

10

15

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных комплексах и вычислительных системах для сопряжения с датчиками и приемниками информации по каналам последовательного кода в режиме асинхронного обмена без квитирования. Целью изобретения является повышение производительности и сокращение аппаратурных затрат устройства. Цель достигается тем, что в устройство, содержащее коммутатор входных каналов, блок преобразования последовательного кода в параллельный, генератор синхроимпульсов, приемопередатчик, блок выходных усилителей, введены блок памяти микрокоманд, арифметико-логический блок, дешифратор микрокоманд, регистр режима и блок квитирования обмена. Устройство работает в две фазы: параллельно-последовательное преобразование с одновременной выдачей в каждом канале последовательного кода

обработка информации и обмен с системным ЗУ в режиме ПДП в паузе между выдаваемыми словами последовательного кода. Прием входного последовательного кода осуществляется автономным последовательно-параллельным преобразователем с информационным буфером. По флагу готовности во второй фазе выполняется перепись принятой входной информации в РАЛУ с последующей переписью в системное ЗУ. 1 з.п. ф-лы, 1 ил.

Составитель В. Вертлиб Редактор М. Бандура Техред М.Ходанич Корректор О.Кравцова

Заказ 8101/5

Тираж 668

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное