Процессор программируемого контроллера Советский патент 1988 года по МПК G06F9/22 

Од

сл

со

СП

Изобретение относится к автоматике и вычислительной технике и может использоваться в устройствах управления технологическим оборудованием.

Цель изобретения - повышение быстродействия процессора.

На фиг.1 приведена структурная схема предлагаемого процессора программируемого контроллера; на фиг.2 - система микрокоманд процессора; на фиг.З - функциональная схема синхронизатора; на фиг.4 - функциональная схема блока управления; на фиг.5 - функциональная схема блока анализа обрабатываемого бита и условий; на фиг.6 - функциональная схема блока хранения флагов;-на фиг.7 - таблица распределения функций регистров общего назначения (РОН) арифметико- логического блока; на фиг.8 - таблица распределения функций в регистре режима; .на фиг.9 - общий алгоритм работы процессора программируемого контроллера; на фиг.О- алгоритм вы- полнения обработки команды Нормально открытый контакт ; на фиг,JJ - алгоритм выполнения команды Начало параллельной ветви ; на фиг.12 - алгоритм выполнения команды Конец па- раллельной ветви ; на фиг.13 показаны состав и разрядность шин связывающих блоки 8-12; на фиг.14 представлена временная диаграмма работы процессора; на фиг.15 - структура блока ввода-вывода.

Процессор программируемого контроллера (фиг.1) содержит синхронизатор блок 2 управления, блок 3 памяти микропрограмм (БПМ), регистр 4 микроко- манд, регистр 5 управления вводом-выводом; блок 6 хранения флагов; блок 7 анализа обрабатываемого бита и условий; модификатор 8 микропрограмм, первый блок 9 ключей с трехстабиль- ным выходом; регистр .10 кода обрабатываемого бита, второй блок ключей с трехстабильным выходом, дешифратор 12 маски обрабатываемого бита, арифметико-логический блок (АЛБ) 13, блок 14 ввода-вывода, внутреннюю шину 15 микрокоманд, внутреннюю шину 16 данных, канал 17 данных, первый второй 182 элементы ИЛИ.

Синхронизатор (фиг.З) содержит генератор 19, счетчик 20 тактов, де- ,шифратор 21 тактов, второй элемент ИЛИ 22, триггер 23, первый элемент НЕ 24, первый элемент И 25.

Блок управления процессором и адресом микрокоманд (фиг.4) содержит дешифратор 26 формата микрокоманд,элементы ИЛИ 27, 28, регистр 29 возврата, второй элемент НЕ 30, элементы 2И-ШШ 31 и ЗИ-ИЛИ 32, счетчик 33 адреса мк.

Блок анализа обрабатываемого бита и условий (фиг,5) содержит мультиплексор 34, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 35 триггер 36.

Блок хранения флагов (фиг,6) содержит элементы И 37-42 и триггеры 43-48.

Процессор работает следующим образом.

Генератор 19 синхронизатора 1 (фиг.З) генерирует последовательность импульсов, которая преобразуется счетчиком 20 тактов и дешифратором 2J тактов в систему тактовых импульсов,синхронизирующих, работу процессора. Тактовые импульсы поступают на входы элементов И-ИЛИ 31,32 (фиг.4) блока 2 управления.

С выходов счетчика 33 адреса МК сигналы поступают на адресные входы БПМ 3 и определяют адрес считываемой микрокоманды. С выходов БПМ 3 информация поступает на входы регистра 4 микрокоманд, а с его выходов - во внутреннюю шину 15 микрокоманд.

Старшие разряды (ММК12-ММК15) магистрали 15 определяют формат микрокоманды (фиг.2) и поступают на дешифратор 26 формата микрокоманд (фиг.4).

С выходов дешифратора 26 формата микрокоманд управляющие сигналы (Fi) поступают на входы различных блоков процессора, определяя выполнение микрокоманды данного формата.

В формате 01 выполняются команды АЛБ 13. Код выполняемой микрокоманды определяют младшие разряды магистрали 15 микрокоманд (ММКОО-ММК 1) , АЛБ13, сигнализируя о своей готовности к приему микрокоманды, выставляет на выходе исполнения микрокоманд высокий уровень сигнала Ф1, который поступает на инверсный вход элемента 22 (фиг.З). В то же время на вход элемента И 25 поступает сигнал F 01 с .Дешифрато-, тора 26 формата, на второй вход элемента И 25 поступает сигнал с инверсного выхода D-триггера 23, который в начальный момент установлен в нулевое -состояние сигналом Сброс (не показан). С выхода элемента И 25 сигнал СМИ (такт АЛБ) поступает на тактовый вход АЛ) 13, разрешая выполне- ние микрокоманды, и на второй вход элемента ИЛИ 22, с выхода которого поступает сигнал Тормоз, блокирую- щий работу счетчика 20 тактов на время приема и исполнения микрокоманды АЛБ 13, который устанавливает низкий уровень сигнала Ф1, С появлением сигнала Тормоз дешифратор 21 тактов формирует сигнал, блокирующий дешифратор 26 формата, который снимает сигнал формата F 01 и, соответственно, CMII. По окончании выполнения мик рокоманды АЛБ 13 устанавливает высокий уровень сигнала Ф1 и счетчик тактов 20 разблокируется. Выполнению АЛБ 13 микрокоманд с обменом-приемом информации из канала и выдаче инфор- нации в канал 17 данных должна предшествовать микрокоманда, устанавливающая соответствующие сигналы в регистре 5 управления вводом-выводом (формат F 13). Регистр 5 управления вводом-выводом выполнен на микросхеме К589ИР12.

На установочные входы регистра 5 управления вводом-выводом подаются младшие разряды магистрали 15 микро- команд. (ММКОО-ММК07).

На тактовый вход регистра 5 управления ВВОДОМ7ВЫВОДОМ поступает от дешифратора 26 формата сигнал соответствующего формата (F J3). С выхо- дов регистра 5 управления вводом-выводом снимаются сигналы, соответствующие адресуемому периферийному устройству (оперативное запоминающее устройство, блоки ввода-вывода, пульт диагностики и другие - на чертеже не показаны), и сигналы управления выдаваемой или получаемой информацией: ЗП (запись), ЧТ (чтение), ВА (выдача адреса). Регистр 5 уп- равления вводом-выводом сбрасывается микрокомандой формата F 13 со всеми нулями в младших разрядах микрокоманды. Сигналы ВА, ЗП, ЧТ через элемент ИЛИ 18 поступают на вход D-триг гера 23, Информация о выполнении микрокоманды с обменом (наличие одного из сигналов ВА, КП, ЧТ) заносится в D-триггер 23 по перепаду сигнала Ф1 из J в О. D-триггер 23 через элемент ИЛИ 22 включает торможение счетчика 20 тактов. Торможение снимается при появлении сигнала СП (синхронизация приема). Сигнал СП вырабатывается приемником информации после того, как информация принята.. Таким образом, осуществляется асинхронный обмен между АЛБ J3 и периферийными устройствами. После снятия торможения синхронизатор 1 вырабатывает тактовый импульс, который поступает на входы элементов 2И-ШШ 31 и ЗИ-ИЛИ 32 и увеличивает значение счетчика 33 адреса МК на единицу, если выполнялась микрокоманда всех форматов,кроме F 02, F 03, F 04, F 07.

По формату F 02 осуществляется прием команды рабочей программы пользователя (РПП), записанной в ОЗУ (не показано). Код операции команды РПП из канала 17 через блок 14 шинных формирователей поступает в шину 16 данных и на входы блока 9 ключей. Формат F 02 коммутирует блок 9 ключей таким образом, что код операции команды РПП поступает в младшие разряды магистрали J5 микрокоманд (ММКОО-ММК05) и на установочные входы счетчика 33 адреса МК. Два разряда магистрали 15 микрокоманд (ММК06, ММК07) при приеме команды зависят от состояния модификатора 8 микропрограмм, который состоит из двух триггеров, устанавливаемых предварительной микрокомандой формата F 05. Таким об разом, в счетчике 33 адреса МК устанавливается микрокомандой формата F 02 адрес каталога (область ОЗУ), который определяется кодом операции команды РПП и состоянием модификатора 8 микропрограмм. Переключением модификатора 8 микропрограмм можно осуществить прием одной и той же команды РПП в четырех режимах (модификациях).

Микрокоманда формата F 03 осуществляет безусловный переход на адрес, указанный в младших разрядах микрокоманды (ММКОО-ММК11). Микрокоманда формата F 04 в зависимости от состояния триггера 36 условия (фиг,5) или осуществляет условный переход на адрес, указанный в младших разрядах микрокоманды (ММКОО-ММК1I)(если условие выполняется), или увеличивает содержимое счетчика 33 адреса МК на +1 (если условие не выполняется).

Микрокоманды форматов F 06, F 07 осуществляют переход на вложенную подпрограмму и выход из нее. По микрокоманде формата F 06 в регистр 29 возврата (фиг.4) записывается адрес возврата из подпрограммы, содержащийся в ММКОО-11 младших разрядах микрокоманды.Переход на вложенную подпрограмму осуществляется по микрокоманде формата F 03 (безусловный переход) . В конце вложенной подпрограммы ставится микрокоманда формата F 07, которая осуществляет установку счетчика 33 адреса МК в значение, записанное в регистре 29 возврата

Основной функцией процессора программируемого контроллера является быстрый анализ обрабатываемого бита (состояние анализируемого входа или выхода). Г1р приему команды РШ1 (формат F 02) в регистр 10 кода обрабатываемого бита заносится из адресной части команды через блок 14 ввода-вывода и блок 9 ключей код адреса обра

ю

065956

данных (адреса) в РОН АЛБ 13, где и формируется управляющее воздействие на выход.

По микрокоманде формата F 1 осуществляется установка флагов в блоке. 6 хранения флагов, который состоит из группы D-триггеров 43-48 (фиг.6) и входной логики на элементах И 37-42.

В зависимости от значения разрядов магистрали J5 микрокоманд (ММКОО- ММК11) устанавливается или сбрасывается тот или иной флаг. Состояние 15 флагов анализируется блоком 7 анализа обрабатываемого бита и условий. Микрокоманды форматов F J5 и F 17 являются резервными.

Для тактирования используются две

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах управления технологическим оборудоваг нием. Цель изобретения - повышение быстродействия процессора программируемого контроллера. Процессор программируемого котроллера содержит сии- хронизатор 1, блок 2 управления, блок 3 памяти микрокоманд, регистр 4 микрокоманд, регистр 5 управления вводом-выводом, блок 6 хранения фла гов, блок 7 анализа обрабатьшаемого бита и условий, модификатор 8, первый блок 9 ключей с трехстабильным выходом, регистр 10 кода обрабатываемого бита, второй блок 1 ключей с трехстабильным выходом, дешифратор 12 маски обрабатываемого бита, арифметико-логический блок 13, блок 14 ввода-вывода, внутреннюю шину 15 микрокоманд, внутреннюю тину J6 данных,канал 17 данных, первый элемент ИЛИ 18, , второй элемент ИЛИ 18. 15 ил. (Л

батываемого бита. При поступлении ко- 20 последовательности тактовых импулъманды анализа обрабатываемого бита (формат F 14) код обрабатываемого бита из регистра 10 кода обрабатываемого бита через блок 11 ключей поступает через внутреннюю Jшинy микрокоманд (ММК02-ММК06) на адресные входы мультиплексора 34 (фиг,5). На информационные входы мультиплексора 34 поступает состояние всех входов (выходов), з.зписанных в слове по адресу, указанному командой РПП. Сигнал с выхода мультиплексора 34 поступает на вход элемента 35 ИСКЛОЧА10ЩЕЕ ИЛИ,на другой вход которого поступает разряд магистрали микрокоманд ММКОО, ко- „ переход к исполнению следующей микроторыи указывает, на что осуществляется анализ -на 1 или О,

В зависимости от результатов анализа обрабатываемого бита устанавливается триггер 36, на тактовый вход которого поступают сигналы форматов F 14 или F 16, Аналогично анализу обрабатываемого бита производятся анализы состояния блока хранения флагов.

команды.

Рассмотрим записи данных-. По первой микрокоманде в канал данных выставляется управляющий сигнал ВА

40

( вьщача адреса), а по следующей микрокоманде на АЛБ поступает указание о выдаче содержимого адресного регистра в канал, В АЛБ используется принцип квитирования информации, т,е, вы- магистрали состояний АЛБ 13, модифи- g даваемая информация сопровождается катора 8 микропрограмм. Все эти ана- сигналом СВ (сопровождение выдачи),

ЛИЗЫ выполняются по микрокоманде формата F 16,

Формирование управляющего воздействия и выдача его по определенному выходу из группы выходов, записанных по определенному адресу таблицы состояний, производится по микрокоманде формата F 10 (чтение маски). По этой микрокоманде код адреса обраба- тьтаемого бита, поступающий из регистра 10 кода обрабатываемого бита,и дешифрованная маска обрабатываемого : бита считываются из магистрали 16

сов С1 и С2: CJ используется для изменения-адреса микрокоманды, а С2 - для записи кода микрокоманды в регистр микрокоманд, после чего начинается ее исполнение. Если микрокомандой является микрокоманда АЛБ, то формируется сигнал С синхронизации АЛБ, Активным уровнем сигнала С является О,

Сигнал С будет находиться в активном состоянии до тех пор, пока от АЛБ не будет получен сигнал об окончании исполнения микрокоманды И. Сигнал И снимает сигнал С и происходит

команды.

Рассмотрим записи данных-. По первой микрокоманде в канал данных выставляется управляющий сигнал ВА

( вьщача адреса), а по следующей микрокоманде на АЛБ поступает указание о выдаче содержимого адресного регист ра в канал, В АЛБ используется принцип квитирования информации, т,е, вы- даваемая информация сопровождается сигналом СВ (сопровождение выдачи),

Направление сигнала СВ зависит от направления информации.

Устройство-приемник информации выставляет сигнал СП (синхронизация приема), Сигнал СП всегда выдается как ответ о том, что информация приемником получена. Такой -принцип по- зволяет производить обмен на макси- машьно возможной скорости с высокой .достоверностью.

Для завершения цикла записи процессор В1р1ставляет в канал управляющий сигнал ЗП (запись), Далее в ка

нал выставляются данные из регистра данных АЛБ, которые также сопровождаются сигналом СВ и находятся в канале до получения сигнала СИ,

Цикл чтения в адресной части производится аналогичном образом, а в части чтения - по сигналу СВ, поступающему от источника считываемой ин формации. Данные записываются в регистр АКБ, который вьщает сигнал СП по адресу источника информации.

Процессор программируемого контроллера работает по алгоритму,представленному .на фиг.9. После нажатия кнопки Пуск, следует программа начальной установки, в которой в регистры общего назначения АЛБ 13 записываются необходимые константы,модификатор 8 микропрограмм устанавливается в режим Начальная установка сбрасывается регистр 5 управления вводом-выводом, устанавливаются флаги. Счетчик адреса РШ1 (рабочая программа пользователя) устанавливается на номер первой команды РПП. Под счетчик адреса РПП отведен РОН J5 АЛБ 13. Распределение функций регистров общего назначения (фиг,7) позволяет свести к минимуму количество об менов между процессором и периферийными устройствами. Помимо четырех режимов работы пр9цессора, устанавливамых модификатором . 8 микропрограмм (начальная установка, программирова- .ние, обработка, индикация), которые определяют адрес в каталоге, на который выходит процессор по приему команды, возможно выполнение еще нескольких дополнительных функций; поиск нужного элемента и высвечивание искомой цепи на экране, принудительное замьжание и размыкание контактов внещней цепи (воздействие), функции редактирования программы (запись, .вставить, удалить) и др.

Признаки выполнения этих функций заносятся в РОН 14 (на фиг.8 приведена таблица распределений функций РОН 14 - регистра режима).

После того как счетчик адреса РПП установлен на первое слово РПП, анализируется переключатель режима: работа/программирование. В режиме Программирование, в ОЗУ (не показано) заносится Р1Ш и осуществляются функции редактирования РШГ. Модификатор микропрограмм устанавливается в режим Программирование (не показана)

10

15

20

, зое,8Работа,

если моВ режиме

дификатор 8 микропрограмм установлен в положение Начашьная установка (первый цикл сканирования РПП), регистр режима обнулен, а флаг J установлен в , то программа переходит на прием первой команды в режиме начальной установки. Адрес каталога, на который выходит программа по приему команды, является началом соответствующей подпрограммы, после выполнения которой осуществляется прибавление единицы в счетчик адреса РПП и переход к следующей команде РПП.

По дпрограммы начальной установки заносят признак обработки в таблицу состояний входов/выходов - область ОЗУ, в которой хранятся состояния входных датчиков исполнительных механизмов . Последней командой РПП является команда Конец программы. По этой команде производится сканирование входных датчиков и запись их зна25 чений в таблицу состояния входов,

после чего модификатор микропрограмм .|Переключается в режим Обработка, счетчик адреса РПП вновь устанавливается на адрес первой команды РПП.

В режиме Обработка анализируется признак Поиск в регистре режима и при его наличии текущее слово РПП сравнивается с искомым, после чего . анализируется флаг J. Во флаге 1

.jg запоминается значение функции от решения нулевого уравнения текущей цепи. Если цепь замкнута,флаг J равен 1, если цепь разомкнулась,, то флаг 1 устанавливается в О.

40 Как только последовательная цепочка размыкается,дальнейшая обработка ее контактов не имеет смысла и, если текущая команда не является началом или концом параллельной ветви (t.,J)

45 HJfii выводом (- С ), то .программа переходит к обработке следующей команды (+ в счетчик адреса РПП). Если флаг равен 1, осуществляется прием команды в режиме Обработка,

50 Прием команд Начало параллельной

ветви (Т) , Конец параллельной ветви ( J ), Вывод (- С J) осущег-. ствляется независимо от состояния флага J, Все подпрограммы в режиме 55 Обработка выходят на анализ индикации. Этот анализ проводится путем сравнения содержащихся в РОН адреса начала текущей цепи и адреса начала индицируемой цепи. Если индикации нет.

то осуществляется переход на +J в счетчик адреса РПП, Если текущая це является индицируемой, то анализируется признак Листинг э регистре режима. При наличии этого признака подпрограмма Листинг осуществляет вывод на экран номера команды и ее содержимого в цифровом вире, после чего осуществляется переход на +J э счетчик адреса РПП, При отсутствии признака Листинг программа осуществляет прием команды в режиме Индкация, Перед приемом команды модификатор микропрограмм устанавливается в режим Индикация. После отработки соответствующей подпрограммы модификатор микропрограмм вновь перключается в режим Обработка,

В режиме Индикация соответству щие подпрограммы осуществляют индикцию цепи на экране в виде релейно- контатстной схемы (примеры выполнени подпрограмм в режиме Обработка - на фиг,10-12).

После приема команды -II- (фиг,10) производится формирование адреса таблицы состояний из адресно части команды и чтение содержимого таблицы состояний в РОН 11 АЛБ 13, после чего проводится анализ бита, (одной.микрокомандой формата F 14)

Если бит равен О, то во флаг 1 заносится О, если бит равен 1 состояние флага остается единичным

При приеме, команды Ц (начало , параллельно й ветви) анализируется сстояние флага 4 (во флаге 4 по команде Начало цепи запоминается значение флага 1), .

Если перед началом параллельной ветви цепь не разомкнута (флаг 4 равен 1), то во флаге 2 запоминается значение флага 1, то есть результат решения предыдущей параллельной ветви.

Если флаг 1 равен 1, то эта единица запоминается во флаге

llnll

45 го бита, блок анализа обрабатываемого бита и условий, причем первый и второй выходы синхронизатора соединены соответственно с входами синхронизации блока управления и арифметикоа флаг 1 устанавливается в О,

Это позволяет исключить обработку по- 50логического блока, первый выход блоследующей параллельной ветви, еслика управления соединен с адресным вхопредьщущая замкнута, дом блока памяти микропрограмм,выход

.которого соединен с информационным вхоПо команде -Г (конец параллель-дом регистра микрокоманд, с первого по

ной ветви) осуществляется функция 55седьмой выходы первой группы выходов

ИЛИ между флагами 1

2, результат записывается во флаг J (фиг, 12), Аналогично осуществляется обработка других команд РПП,

блока управления соединены соответственно с первым входом блокировки синхро- низатора,,гс первым и вторым входами .запуска блока анализа обрабатываемого

10

0659570

По команде Вывод (- С J) осуществляется вывод результата (флаг 1) на соответствующее исполнительное устройство, изменение начального адреса текущей цепи (переход к обработке следующей цепи), обработка таймеров. При выполнении условия Таймер к текущим значениям таймеров, которые на данный момент , возбз ждены, прибавля ется единица.

ницу

Условие Таймер поступает с триг- гера (не показан) на мультиплексор 34 условий. Триггер устанавливается частотой сети (0,J с) и сбрасывается программной микрокомандой формата F 12 после того, как значение возбужденных таймеров увеличивается на еди20 ницу

25

30

Алгоритм выполнения команды Вывод на чережб не показан.

После окончания цикла обработки РПП по команде Конец программы осущест- вляет ся сканирование входов и за- пись их , новых значений в ТС (таблицу состояний), чтение клавиатуры пульта диагностики и программирования (не показан) и запись соответствующих признаков в регистр режима. Затем в счетчик адреса РПП устанавливается номер первого слова РПП и цикл обработки РПП начинается сначала.

Формула изобретения

Процессор программируемого контроллера, содержащий синхронизатор,

40 блок управления, блок памяти микропрограмм, регистр микрокоманд,арифметико-логический блок, регистр кода обрабатываемого бита, блок ввода-вывода, дешифратор маски обрабатываемо45 го бита, блок анализа обрабатываемого бита и условий, причем первый и второй выходы синхронизатора соединены соответственно с входами синхронизации блока управления и арифметико50логического блока, первый выход блоблока управления соединены соответственно с первым входом блокировки синхро- низатора,,гс первым и вторым входами .запуска блока анализа обрабатываемого

бита и условий, с входом синхронизации регистра микрокоманд, с входом синхронизации регистра кода обрабатываемого бдта, со стробирующим входом дешифратора маски обрабатываемого бита, с входом управления записью кода операций арифметико-логического блок выход признака результата операции арифметико-логического блока соедине с первым информационньЕМ входом блока анализа обрабатываемого бита и уело ВИЙ, выход анализируемого бита которого соединен с входом условия блока управления, выход регистра обрабатываемого бита соединен с информационным входом дешифратора маски обраба- тываемсгто бита, вход-выход управления приемом информации арифметико- логического блока соединен с первым входом-выходом признака передачи данных блока ввода-вывода и вторым входом блокировки синхронизатора,вход- выход признака вывода информации арифметико-логического блока соединен с вторым входом-выходом признака передачи данных блока ввода-вывода, выход признака окончания выполнения операции арифметико-логического бло

ка соединен с третьим входом блокиров-30 хронизации регистра управления вво- ки синхронизатора, отличающийся тем, что, с целью повышения быстродействия, в него введены блок хранения флагов, модификатор микдом-выводом, выходы которого соедине ны с выходами управления вводом-выво дом процессора, информационный вход- выход процессора соединен с вторым

ропрограмм , содержащий первый и вто- 35 информационным входом-выходом блока

рой триггеры, первый и второй блоки ключей с трехстабильным выходом, регистр управления вводом-выводом,первый и второй элементы ИЛИ, причем выходы регистра микрокоманд через дву- направленную шину микрокоманд соединены с входами-выходами микрокоманды блока управления, с входом кода операции арифметико-логического блока, с информационным входом блока хране- ния флагов, с входом выбора логического условия блока анализа обрабатываемого бита и условий, с информационными входами первого и второго тригге-. ров, с первыми выходами первого и вто рого блоков ключей с трехстабильным выходом, с информационным входом регистра управления вводом-выводом, выход первого элемента ИЛИ соединен с входом задания режима синхронизатора и входом перевода в третье состояние блока ввода-вывода, первый информационный вход-выход которого через внут- ренннюю шину данных процессора соеди

нен с информационным, входом-выходом арифметико-логического блока, с выходом дешифратора маски обрабатываемого бита и с первым информационным входом первого блока ключей с трехстабильным выходом, второй выход которого соединен с информационным входом регистра кода обрабатываемого бита, выходы первого и второго триггеров соединены соответственно с вторым и третьим информационными входами первого блока ключей с трехстабильным выходом, кроме- того, выходы первого и второго тригге- 5 ров объединены и подключены к второму информационному входу блока анализа обрабатываемого бита и условий, выход регистра кода обрабатываемого бита соединен с информационным входом второго блока ключей с трехстабильным выходом, выход блока хранения флагов соединен с третьим информационным входом блока анализа обрабатываемого бита и условий, с первого по третий выходы второй группы выходов блока управления соединены соответственно с входами управления третьим состоянием первого и второго блоков ключей с трехстабильным выходом и с входом син0

5

хронизации регистра управления вво-

дом-выводом, выходы которого соединены с выходами управления вводом-выводом процессора, информационный вход- выход процессора соединен с вторым

ввода-вьшода, с четвертым информационным входом блока анализа обрабатываемого бита и условий, третий и четвертый вход-выход признака передачи данных блока ввода-вывода соединены соответственно с первым и вторым вхо дами-выходами признаков передачи информации процессора, первый и второй выходы регистра управления вводом-вы- во дом соединены соответств енно с первым и вторыми входами первого и второго элементов ИЛИ, выход второго элемента ИЛИ соединен с первым входом управления направлением передачи блока ввода-вывода, второй вход управления направлением передачи которого соединен с третьим выходом регистра управления вводом-выводом и с третьим входом первого элемента ИЛИ,причем блок управления содержит регистр возврата, счетчик адреса микрокоманды, дешифратор формата микрокоманд, первый и второй элементы ИЛИ, первый элемент НЕ, элемент 2И-1ШИ и элемент

, причем вход синхронизации блока управления соединен со стробирую- щим входом дешифратора формата микрокоманд, с первым и вторым входами элемента 2И-ИЛИ и с первого по третий ;входами элемента ЗИ-ИЛИ, с первого |по пятый выходы первой группы дешифратора формата микрокоманд соединены соответственно с входом синхронизации и с входом управления третьим состоянием регистра возврата, с первым и вторым входами первого элемента ИЛИ и iс.четвертым входом элемента ЗИ-ИЛИ, пятый.вход которого соединен с третьи :входом элемента 2И-ИЛИ и с шестым вы- I ходом первой группы дешифратора фор- :мата микрокоманд, выходы второй груп- :пы которого соединены с соответствую- 11ЦИМИ входами второго элемента ИЛИ и с выходами второй группы блока управле- ния, вход логического условия которо- го соединен с шестым входом элемента ЗИ-ИЯИ. и через первый эл емент НЕ с третьим входом элемента 2И-ИЛИ, вы- ходы первого и второго элементов ШШ соединены соответственно с пятым , входом элемента 2И-ИЛИ и седьмым i вхо дом элемента ЗИ-ИЛИ, выходы которых соединены соответственно с сумми- рующим входом и с входом управления записью счетчика адреса микрокоманды, выходы которого соединены с выходами первой группы блока г управле- I ния, входы-выходы микрокоманды пер- вой группы которого соединены с ин- I формационными входами регистра воз- : врата и счетчика адреса микрокоманды I и с выходами регистра возврата, вхо- ды-выхоДы микрокоманды второй груп- пы блока управления соединены с информационными входами дешифратора

формата микрокоманд, причем блок анализа обрабатываемого бита и условий содержит мультиплексор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и триггер, выход которого соединен с выходом логического условия блока анализа обрабатываемого бита и условий, с первого по четвертый информационные входы которого соединены соответственно с первого по четвертый информационными входами мультиплексора, выход которого соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с информационным входом четвертого триггера, синхровход которого соединен с входом синхронизации блока анализа обрабатываемого бита и условий, вход выбора логического условия которого соединен с управляющим входом мультиплексора, причем младший разряд входа выбора логического условий блока анализа обрабатываемого бита и-условий соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем блок хранения флагов содержит с первого по шестой триггеры и с первого по шестой элементы И, выходы которых соединены с синхровходами с первого по шестой триггеров, выходы которых соединены с выходами блока хранения флагов, информационные входы с первого по шестой триггеров соединены соответственно с нулевого по пятый разрядами информационного входа блока хранения флагов, с шестого по одиннадцатый разряды информационного входа которого соединены .соответственно с первыми входами с первого по шестой элементов И, вторые входы которого соединены с входом синхронизации блока хранения флагов.

Фи .2

19

W

ВЛУЗЛУЧТ

23

ел

fOf

l

л

газ

,:

so

0

21

С (Таит МЛ)

Фие.З

«t

ftnntn-is

f06

fOl

w

J

HHKOO fl

f04

HHHOO n

32

л

ftMHOO-m

(fi if Адрес

Фа.б

ФаЯ

Г пн, Hh Л рвраое1пнл j

.W

С К t. t6pa6omHiij .

(Pus. 12

Фие. ГУ

цим записи данных

I НиквтоманНы

цикп чтения данных 1ез обмена

Фиа.