РЕЗЕРВИРОВАННАЯ ЯЧЕЙКА ПАМЯТИ Советский патент 1996 года по МПК G11C29/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах помехоустойчивого хранения информации.

Целью изобретения является повышение стойкости ячейки к ионизирующим излучениям.

На чертеже представлена функциональная схема ячейки памяти.

Резервированная ячейка памяти содержит три разряда, каждый из которых состоит из RS-триггера 1, мажоритарного элемента 2, первого элемента НЕ 3, второго элемента НЕ 4, элемента И-НЕ 5, первого элемента И 6, второго элемента И 7, элемента ИЛИ 8, входа 9 установки, входа 10 сброса, выхода 11.

Резервированная ячейка памяти работает следующим образом.

В режиме хранения на входы 9 и 10 подаются низкие уровни, управляющие сигналы отсутствуют. При этом резервированная ячейка памяти находится в нулевом или единичном состоянии. В нулевом состоянии на выходах триггеров 1 и выходах 11 удерживается низкий потенциал, а в единичном состоянии высокий потенциал. Установка ячейки в нулевое состояние производится подачей импульса положительной полярности на входы 10. Этот импульс, поступая хотя бы в двух разрядах через первый элемент НЕ 9, элемент И-НЕ 5 и элемент ИЛИ 8 на вход сброса триггеров 1, переключает их в нулевое состояние. При этом по большинству входов мажоритарные элементы 2 оказываются в нулевом состоянии. В результате низкий уровень с выходов мажоритарных элементов 2 поступает на выходы 11 и входы элементов И-НЕ 5, которые принудительно формируют на входах сброса триггеров 1 всех разрядов высокие уровня, сохраняющиеся и после снятия импульса с входов 10. Принудительные высокие уровни на входах сброса триггеров 1 всех разрядов исключают переключение триггеров 1 в единичное состояние помехами, действующими на входах 9 установки.

Установка ячейки памяти в единичное состояние производится подачей импульса положительной полярности на вход 9. Этот импульс поступает на входы установки триггеров 1 и переводит их в единичное состояние независимо от присутствия высокого уровня на их входах сброса, так как вход установки имеет приоритет. При этом по большинству входов мажоритарные элементы 2 оказываются в единичном 3 состоянии. В результате высокий уровень с выходом мажоритарных, элементов 2 поступает на выходы 11 и входы элементов И-НЕ 5, снимая высокий принудительный уровень с входов сброса триггеров 1.

В случае если триггеры 1 находились в нулевом состоянии и под действием ионизирующего излучения произошло переключение триггеров 1 всех разрядов в единичное состояние, в начальный момент на выходе первого элемента И 6 сформируется импульс высокого уровня, так как на выходе элемента 12 задержки будет через время задержки сигнал высокого уровня, так как на выходе элемента И-НЕ 5 поддерживался принудительный высокий уровень, и на другой вход первого элемента И 6 будет подаваться сигнал высокого уровня с выхода мажоритарного элемента 2. Сигнал высокого уровня с первого элемента И 6 подается на вход второго элемента И 7, на другой вход которого подается сигнал высокого уровня со второго элемента НЕ 4. Таким образом на выходе второго элемента И 7 сформируется сигнал высокого уровня, который через элемент ИЛИ 8 подается на вход сброса триггера 1 и переводит его в нулевое состояние, после чего на выходе элемента И-НЕ 5 будет сформирован принудительный сигнал высокого уровня. При этом время задержки выбирается меньше длительности входного импульса.

В режиме хранения, когда триггер 1 находится в единичном состоянии, на выходе второго элемента И 7 сигнал будет иметь низкий уровень, так как на выходе первого элемента И 6 будет сигнал низкого уровня.

При установке ячейки памяти в единичное состояние при действии импульса положительной полярности на входе 9 низкий уровень сигнала на выходе второго элемента И 7 обусловлен низким уровнем сигнала на выходе элемента НЕ 4.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах помехоустойчивого хранения информации. Цель изобретения - повышение стойкости ячейки к ионизирующим излучениям. Поставленная цель достигается тем, что ячейка в каждом разряде содержит второй элемент НЕ 4, два элемента И 6, 7 элемент ИЛИ 8, элемент 12 задержки с соответствующими связями. При воздействии ионизирующего излучения, переключающего триггеры 1 всех разрядов в единичное состояние, на выходе элемента И 6 формируется импульс высокого уровня. Этот импульс через элементы 7, 8 поступит на входы сброса всех триггеров 1, возвратив их в исходное состояние. 1 ил.

Резервированная ячейка памяти, содержащая три разряда, каждый из которых состоит из мажоритарного элемента, триггера, первого элемента НЕ, элемента И
НЕ, первый вход которого соединен с выходом мажоритарного элемента, а второй вход с выходом первого элемента НЕ, вход которого является входом сброса соответствующего разряда ячейки, соответствующим входом установки которой является вход установки триггера, выход которого соединен с первым входом мажоритарного элемента, первый вход мажоритарного элемента первого разряда соединен с третьими входами мажоритарных элементов второго и третьего разрядов, второй вход мажоритарного элемента первого разряда соединен с вторым и первым входами мажоритарных элементов второго и третьего разрядов соответственно, третий вход мажоритарного элемента первого разряда соединен с первым и вторым входами мажоритарных элементов второго и третьего разрядов соответственно, отличающаяся тем, что, с целью повышения стойкости ячейки к ионизирующим излучениям, каждый разряд содержит второй элемент НЕ, два элемента И, элемент ИЛИ, элемент задержки, вход которого соединен с первым входом элемента ИЛИ и выходом элемента И HE, а выход соединен с первым входом первого элемента И, второй вход которого соединен с первым входом элемента И НЕ, а выход соединен с первым входом второго элемента И, выход которого соединен с вторым входом элемента ИЛИ, выход которого соединен с входом сброса триггера, вход установки которого соединен с входом второго элемента НЕ, выход которого соединен с вторым входом второго элемента И.