ел
4
с;
оо
Изобретение относится к автомати jce и вычислительной технике и может быть использовано при построении устройств обработки информации в вычис- пительных устройствах,,
Цель изобретения - расширение обрасти применения устройства путем (обеспечения возможности получения на рыходе информации с изменением мае- Цтаба преобразуемого кода,,
На чертеже представлена блок-схема устройства для преобразования кодов
Устройство для преобразования ко- дов содержит генератор 1 импульсов 9 элемент И 2, элемент 3 задержки, тригер-защелку 4Э блок 5 памяти, счетчик 6 адреса, счетчик 7 импульсов выходного кода5 выходной регистр 8Э реверсивный счетчик 9, первый 10 к |второй 11 делители частоты
Устройство для преобразования кодов работает следующим образом
В начальный момент триггер-защел-- ка 4 установлен в нулевое состояние, делителя 10 и 11 частоты обнулены, в реверсивный счетчик 9 занесено число
Lw
в преобразуемом коде5 в счетчик
/ импульсов выходного кода занесено число С с первого выхода блока 5 памяти, а с второго и третьего выходов блока 5 поданы числа В, и А; на ин- ,формациоиные входы соответственно вто- рого 11 и первого 10 делителей час™ iтотыэ при этом импульсы с генератора
Iимпульсов не проход, т через элемент И 2 на счетные входы первого 10 и второго 1I делителей частоты, так
как на второй вход элемента И 2 подан нулевой уровень с выхода триггера за- щелкн 4 о
Через время , определяемое временем задержки элемента 3 задержки, триггер-защелка 4 переключается в единичное состояние., при этом с входов установки в ноль делителей 10 и
I1частоты снимается управляющий сигнал и разрешается работа делителей 10 и 11 частоты в режиме деления частоты5 а на второй вход элемента И 2 подается сигнал- разрешающий прохождение импульсов с частотой f& с выхода генератора 1 через первый вход элемента И 2 на счетные входы делителей 10 и 11 частоты. На выходе первого делителя 10 частоты формируется последовательность импульсов с гшсто- той f 0 /А{ с, а на выходе второго дели
теля 11 частоты формируется последовательность импульсов с частотой f,/B;.
Последовательность импульсов с частотой f0 /Aj подается с выхода первого делителя частоты на вычитающий вход реверсивного счетчика 9, уменьшая код YW , записанный в него в начальный момент Это уменьшение кода производится до тех пор„ пока на выходе обратного переноса реверсивного счетчика 9 не появится выходной импульс. Время Т р в течение которого протекает указанный процесс, определяется по формуле
тХк. - XBLLAJТ Ј0/А fn
(1)
где Y9x - число в преобразуемом коде fg частота на выходе генератора 3; Ј6/А; - частота на выходе делителя
10 частоты.
За время Т,, на счетный вход счетчика 7 поступает определенное количество импульсов с частотой f0/В; с выхода второго делителя 11 частоты. В результате через время Т, на счетчике 7 фиксируется число У&ы;( , определяемое по формуле
5
0
1&ык
f «L т
в т
+ С
1
(2)
где Y6blx - выходное число в других
кодах;
f0 /В.,- --частота на выходе делителя 11 частоты; С, - число в других кодах
Подставив в формулу (2) значение Т,, из формулы (1), получают „ fo Yjjt Ai
57 f 7
т
&
™+С{„ 3)
в
Импульс, появившийся на выходе обратного переноса реверсивного счетчика 99 информирует об окончании цикла преобразования кодов При этом по переднему фронту этого импульса производится установка триггера-защелки 4 в нулевое состояние, в результате чего на второй вход элемента И 2 подается сигнал, запрещающий прохождение импульсов с генератора 1 импульсов через первый вход элемента И 2 на счетные входы делителей 10 и 11 час тотьц а на вход установки в ноль делителей 10 и 11 частоты подается сигнал, запрещающий работу делителей 10 и 11 частоты в режиме деления частоты. Кроме того, по этому же переднему фронту указанного импульса производится запись содержимого счетчика 7 в выходной регистр 8, т.е„ на выходе устройства появляется кодУ.Ь)(:
1вых
V &
- Yf в,С,.
Кроме того, по этому переднему фронту указанного импульса происходит переключение счетчика 6 адреса, который выбирает новый адрес в блоке 5 памяти с новыми коэффициентами А, и В,.,, и С,-4,, которые подаются на информационные входы соответственно первого делителя 10 частоты, второго делителя 11 частоты и счетчика 7.
По заднему фронту указанного импульса производится запись нового
кода С
1 +1
в счетчик 7 и запись нового входного кода У85( в реверсивный счетчик 9s подготавливая новый цикл преобразования кодов.
Через время Ъг , определяемое временем задержки элемента 3 задержки, триггер-защелка 4 переключается в единичное состояние, при этом с входов установки в ноль делителей 10 и 11 частоты снимается управляющий сигнал и разрешается работа делителей 10 и 11 частоты в режиме деления часто ты, а на второй вход элемента И 2 подается сигнал, разрешающий прохождение импульсов с частотой f0 с выхода генератора 1 через первый вход элемента И 2 на счетные входы делителей 10 и 11 частоты. На выходе первого делителя 10 частоты формируется последовательность импульсов с частотой Ј0/А,Ч.4, а на выходе второго делителя 11 частоты - f /В,- + ,, и начинается очередной цикл преобразования кодов о
10
15
20
Формула изобретения Устройство для преобразования кодов, содержащее генератор тактовых импульсов, выход которого соединен с первым входом элемента И, элемент задержки, выход которого соединен с S-входом триггера защелки, счетчик адреса, выходы разрядов которого соединены с соответствующими адресными входами блока памяти, первый выход которого соединен с информационным входом счетчика импульсов выходного кода, выходы разрядов которого соединены с входами соответствующих разрядов выходного регистра, выходы разрядов которого являются выходами устройства, информационный вход блока памяти является входом управления устройства, отличающееся
тем, что, с целью расширения области применения устройства за счет обеспечения возможности получения на выходе информации с изменением масштаба преобразуемого кода, в него введены делители частоты и реверсивный счетчик, выход обратного переноса которого соединен с входами счетчика адреса, элемента задержки, С-входами реверсивного счетчика, счетчика импульсов выходного кода и выходного регистра и с R-входом триггера-защелки, прямой выход которого соединен с R-входами первого и второго делителей частоты
и вторым входом элемента И, выход
которого соединен с С-входами первого и второго делителей частоты, выходы которых соединены соответственно с вычитающим входом реверсивного счетчика и счетным входом счетчика импульсов выходного кода, второй и третий выходы блока памяти соединены с информационными входами второго и первого делителей частоты соответственно, информационный вход реверсивного счетчика является информационным входом устройства
название | год | авторы | номер документа |
---|---|---|---|
Функциональный аналого-цифровой преобразователь | 1985 |
|
SU1260979A1 |
Устройство для измерения среднеквадратического значения сигнала | 1989 |
|
SU1728808A1 |
Устройство преобразования кодов | 1983 |
|
SU1164890A1 |
Измерительный двухфазный генератор | 1987 |
|
SU1442931A1 |
Преобразователь двоичного кода в код с произвольным весом младшего разряда | 1985 |
|
SU1325708A1 |
Устройство для цифрового функционального преобразования | 1981 |
|
SU993271A1 |
Функциональный преобразователь | 1984 |
|
SU1176344A1 |
Устройство для измерения мощности | 1990 |
|
SU1751685A1 |
Генератор случайного импульсного процесса | 1982 |
|
SU1073773A1 |
Устройство для измерения нелинейности пилообразного напряжения | 1990 |
|
SU1777101A1 |
Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств обработки информации в вычислительных устройствах. Цель изобретения - расширение области применения путем обеспечения возможности получения на выходе информации с изменением масштаба преобразуемого кода. Устройство для преобразования кодов содержит генератор 1 импульсов, элемент И 2, элемент 3 задержки, триггер-защепку 4, блок 5 памяти, счетчик 6 адреса, счетчик 7 импульсов выходного кода, выходной регистр 8, реверсивный счетчик 9, первый и второй делители 10,11 частоты. 1 ил.
Устройство преобразования кодов | 1983 |
|
SU1164890A1 |
кл, Н 03 М 7/00, 1983. |
Авторы
Даты
1990-02-07—Публикация
1988-05-04—Подача