Устройство для умножения переменной на дробь Советский патент 1990 года по МПК G06F7/52 

СП

4ь

СО Јь

О О

Изобретение относится к вычислительной технике и может быть использовано н различных системах для вычисления элементарных функций.

Пелыо изобретения является расширение функциональных возможностей за счет умножения на последовательность дробей различного вида.

На чертеже представлена схема устройства для умножения переменной на дробь.

Устройство содержит вход 1 константы устройства, первый счетчик 2, блок 3 памяти, вход 4 задания типа дроби устройства, первый сумматор-вы читатель 5, регистр 6, триггер 7, выход 8 сигнала начальной установки устройства, первый 9 и второй 10 сдвиговые регистры, второй сумматор- вычитатель 11, выход 12 окончания работы устройства, тактовый вход 13 J устройства, вход 14, второй счетчик 15, вход 16 сброса устройства.

Рассмотрим работу устройства.

Тип дроби, с которой работает устройство, задается кодом, который поступает на вход 4, причем могут выполняться действия с произвольным числом дробей. Наиболее употребляемыми являются дроби вида

1-(2К-1). 2К I

г; к.-.

К+1

1J

2К. (2K+D

(2K-J) 2fc

(2К - 1) UK - 1) . 2К()

2К

Величина К задается счетчиком 2. Вычисления начинаются с максимального К, которое заносится с входа 1. В счетчик 15 записывается требуемое число разрядов частного. На первом выходе блока 3 постоянной памяти 3юр мируется знаменатель дроби, а на вто ром - числитель. Исходная переменная х заносится в регистр 9 с входа 14. В регистр 9 заносится модуль числа. Знак числа заносится в знаковый разряд. При сдвиге числа х знак числа не сдвигается. Работа устройства начинается с поступлением первого им

5

0

5

0

5

0

5

0

5

пульса на вход из устройства. Старший разряд переменной поступает на младший разряд сумматора 5. Одновременно на второй вход поступает знаменатель. Выполняется операция вычитания. Результат со сдвигом на разряд в сторону старших разрядов записывается в регистр 6, инверсия знака результата - в триггер 7. Одновременно осуществляется сдвиг числа в регистре 9 и следующий разряд поступает на сумматор. В следующем такте будет осуществлено либо сложение, если результат отрицателен, либо вычитание, если результат положителен.

Полученный разряд частного поступает на вход регистра 10. Если он равен 1, то результат суммирования заносится в регистр, в противном случае содержимое регистра не изменяется. По заднему фронту тактирующего сигнала с входа 13 устройства содержимое регистра сдвигается. Таким образом, на сумматоре 5 и регистре 6 осуществляется деление переменной на знаменатель. Частное образуется разряд за разрядом, начиная со старших разрядов. Разряды частного поступают на сумматор 11 и регистр 10, где осуществляется умножение частного на числитель. Так как числитель сформирован, то умножение ведется по обычной схеме параллельно-последовательного умножения, начиная со старших разрядов множителя и со сдвигом текущего произведения в сторону старших разрядов.

Так как дробь всегда положительна, а переменная может принимать как положительное, так и отрицательное значения, то результат должен иметь знак, совпадающий со знаком переменной. Для этого знак подается на вход управления операцией сумматора J1, Если знак положительный, то осуществляется сложение, а если знак отрицательный, то вычитание. Это обеспечивает формирование результата с требуемым знаком. Операция выполняется до тех пор, пока не будут получены все разряды частного. Сигналом служит импульс, который появляется на выходе заема счетчика 15. По этому сигналу устройство приходит в начальное состояние. Переменная заносится в регистр 9, результат из регистра 10 выдается на вход, а он сам и регистр 6 сбрасывается в нуль. В разряды счетчика 15 вновь записывается требуемое число разрядив , частного, а из значения рячрядов счетчика 2 вычитается 1. В дальнейшем операция повторяется для новой дроби и так до тех пор, пока К не станет равньгм нулю. В этом случае формируется еж нал заема с выхода счетчика 2, по которому устройство прекращает работу.

Форму Л а изобретен ия Устройство для умножения переменной на дробь., содержащее первый сум- матор-вычитатель, регистр, триггер и два сдвиговых регистра, причем вход переменной устройства соединен с информационным входом первого сдвигового регистра, вход разрешения сдвига которого соединен с входом разрешения сдвига второго сдвигового регистра,с входом разрешения приема триггера, с входом разрешения приема регистра, с тактовым входом устройства, выход результата которого соединен с выходом второго сдвигового регистра, выход старшего разряда первого сдвигового регистра соединен с входом младшего разряда первого информационного входа первого сумматора-вычитателя, входы разрядов, кроме младшего, первого информационного входа которого соединены соответственно с. выходами разрядов регистра, инверсный выход знакового разряда первого сумматора-вычитателя соединен - с информационным входом триггера, прямой и инверсный выходы которого соединены соответственно с входами заданий вычитания и сложения первого сумматора вьгчитателя, выходы значащих разрядов которого соединены соответственно с входами разрядов регистра, вход сброса которого соединен,

0

5

0

с входом сброса второго сдвигового регистра и с входом сброса устройства, отличающееся тем, что, с целью расширения функциональных возможностей за счет умножения на последовательность дробей различного вида, оно содержит два счетчика, блок памяти и второй сумматор-вычи- татель, причем вход константы устройства соединен с информационными входами первого и второго счетчиков,выходы разрядов первого счетчика соединены соответственно с входами младших разрядов адреса блока памяти, входы старших разрядов адреса которого являются соответственно входами разрядов задания типа дроби устройства, первый выход блока памяти соединен с вторым информационным входом первого сумматора-вычитателя, инверсный выход знакового разряда которого соединен с входом разрешения приема второго сдвигового регистра, выход которого соединен с первым информационным входом второго сумматора-вычитателя, второй информационный вход которого соединен с вторым выходом блока памяти, выход второго сумматора-вычитате 0 ля соединен с информационным входом второго сдвигового регистра, выход знакового разряда первого сдвигового регистра соединен с управляющим входом второго сумматора-вычитателя,

5 тактовый вход устройства соединен с вычитающим входом второго счетчика, выход эаема которого соединен с вычитающим входом первого счетчика, с входом разрешения приема второго

0 счетчика и является выходом сигнала начальной установки устройства, выход заема первого счетчика является выходом окончания работы устройства.

5

Изобретение относится к вычислительной технике и может быть использовано в различных системах для вычисления элементарных функций. Целью изобретения является расширение функциональных возможностей за счет умножения на последовательность дробей различного вида. Эта цель достигается введением в устройство для умножения переменной на дробь, содержащее сумматор-вычитатель 5, регистр 6, триггер 7 и сдвиговые регистры 9, 10, блока 3 памяти, сумматора-вычитателя 11, счетчиков 2, 15. 1 ил.