Устройство для формирования тестов Советский патент 1990 года по МПК G06F11/26 

(2)) (22) (46) (72)

4424776/24-24 11.05.88 15.02.90. Бюл.

К 6

В.М. Галицкий, И,П. Кобяк,

В.Д. Руденко и Е.А. Пищик

(53)681.3 (088.8)

(56)Авторское свидетельство СССР N 1149265, кл. G 06 F 11/26, 1985.

(54)УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ТЕСТОВ

(57)Изобретение относится к вычислительной технике и может быть использовано для производственной проверки интегральных схем, а также собранных на них узлов и блоков электронной вычислительной машины и других средств цифровой автоматики. Цель изобретения состоит в повышении быст-. родействия устройства за счет обеспечения возможности работы в режимах автоматизированного синтеза и автоматической генерации тестовых последовательностей. Устройство для формирования тестов состоит из генератора

Изобретение относится к вычислит тельной технике, в частности к средствам автоматизированного контроля цифровых объектов, и может использовано для производственной проверки интегральных схем, а также собранных на них узлов и блоков электронной и вычислительной машины и других средств цифровой автоматики.

Цель изобретения - увеличение быстродействия.

На фиг.1 изображена блок-схема устройства для формирования тестов; на

тактовых импульсов, генератора псевдослучайных чисел, блока управления, счетчика длины теста, блока задания исходных данных, первого и второго регистров сдвига, второго счетчика, комбинационной схемы, третьего регистра сдвига, первого элемента И группы элементов И, первой группы триггеров, первого блока памяти, узла коммутации, первого элемента ИЛИ, третьего счетчика, второго элемента ИЛИ, четвертого регистра сдвига, второй группы триггеров, второго элемента И, пятого регистра сдвига, второго блока памяти, генератора логической единицы. Устройство позволяет повысить быстродействие и достоверность процесса тестирования объекта контроля за счет того, что длина теста для выбранной точки (или выхода схемы) определяется автоматически, в режиме контроля эта информация используется без вмешательства. 1 з.п. ф-лы, 7 ил.

фиг.2 - функциональная схема счетчика; на фиг.З - блок памяти, регистры сдвига, их связи между собой и счетчиком; на фиг.4 - схема шифратора; на фиг.5 - блок задания исходных данных; на фиг.6 - блок управления; на фиг,7 - пример прошивки блока памяти блока управления.

Устройство для формирования тестов содержит генератор 1 тактовых импульсов, генератор 2 псевдослучайных чисел, блок 3 управления, счетчик 4 длины теста, блок 5 задания исходс 9

(/

сл

4ь

СО Јь

О 00

ных данных,, регистры 6 и 7 сдвига, счетчики 8 и 9, шифратор 10, регистр 11 сдвига, элемент И 12, группу эли- ентов И 13 группу 14 триггеров, блок - 15 памяти, узел 16 коммутации, элемент ИЛИ 17, счетчик 18, элемент ИЛИ 19, регистр 20 сдвига, группу 21 триггеров, элемент ИЛИ 22, регистр 23 сдвига, блок 24 памяти, генератор 25 jg логической единицы (А, В - входы задания режима работы устройства).

Счетчик образуют триггеры 26, селекторы 27 и элементы ИЛИ 28.

Шифратор выполнен на группе 29 75 элементов И и сумматоре 30 по модулю два.

Блок задания исходных данных состоит из переключателей 31 и резисторов 32.20

Блок управления содержит блок памяти, образованный регистром 33 и узлом 34 памяти, генератор псевдослучайного кода, образованньй счетчиком 35, регистром 36 и элементами И 37 25 и 38, коммутатор, образованный элементом И 39, элемент К 40, элементы ИЛИ 41 и 42, триггеры 43 и 44, шину 45 задания начальных условий, состоящую из переключателей 46, кнопки 47 30 резисторов 48 и 49.

Устройство работает следующим образом.

Информация с входов-выходов контролируемого устройства (1 - вход; О - выход) набирается на переключателях блока 5, выходы которых соеднены с информационными входами А счетчика 9. Параллельная запись информа- ции, подаваемой на входы А счетчика 9, осуществляется путем подачи на вход параллельной записи импульса от блока 3, регистр И сдвига и группа 14 триггеров устанавливаются в ноль импульсом сброса, подаваемым от блока 3. После этого вход А устроства подключается к шине питания +5 для создания на входе регистра 11 сдвига уровня 1. Подачей синхроимпульса данная информация записывается в регистр.

От блока 3 на вход элемента 12 подается синхронизируюший импульс, который совместно с выходным сигналом шифратора 10 1 позволяет передать информацию через Группу элементов И 13 с выходов счетчика 9 на установочные входы группы 14 тригге

g

5

0

5 0

5

д45 50

55

ров. От блока 3 на входы группы 21 триггеров подаются соответствующие логические уровни, которые позволяют установить некоторые триггеры группы 21 в нулевое состояние, а другие триггеры группы 2I триггеров в единичное состояние, что соответствует заданию режима параллельной записи регистра 20 сдвига.

Блок 3 управления сигналом Угд подает единицу на элемент ИЛИ 19, что соответствует записи информации с прямых входов группы 14 триггеров в регистр 20 сдвига. Далее сигналом YJS осуществляется сброс в О регистра 23.

Блок управления сигналом YU3 Ус танавливает триггер группы 21 триггеров в нулевое состояние, что соответствует заданию режима сдвига регистра сдвига.

По сигналу Y,(9, подаваемому из блока 3 управления происходит синхронизация входа обратного счета счетчика 18. Сигнал Y(g повторяется до тех пор, пока не произойдет обнуление счетчика 18. Счетчик 18 вырабатывает синхросигналы, которые поступают через элемент ИЛИ 19 для осуществления сдвига информации регистров 20 и 22 через элемент ИЛИ и которые совместно с выходными сигналами регистра 20 осуществляют сдвиг информации регистра 23. После обнуления счетчика 18 информация о длине теста с разрядных выходов регистра 23 сдвига записывается в нулевую ячейку блока 24 памяти. Одновременно тем же стробом записи информация с инверсных выходов первой группы триггеров записывается в нулевую ячейку блока 15 памяти. Передача инверсной информации необходима для того, чтобы информация о входах-выходах, записанная в сдвиговый регистр 6 или 7, позволяла исключить из структуры счетчика 8 триггеры, выходы которых подают на входы объекта контроля. Отклю-i чение соответствующего триггера осуществляется уровнем 1, что обусловлено конструкцией счетчика 8, исходное же задание информации о входах- выходах является инверсным. Это необходимо для передачи информации о входах-выходах в регистр 6 или 7 вычисления длины цикла для организации исчерпывающего перебора кодовых комбинаций на входах проверяемой схемы.

Блок 3 управления позволяет выполнить процедуру передачи данных в автоматическом режиме. Соответствующая микропрограмма записывается в уэле 34 памяти в виде последовательности управляющих сигналов.

ветствует параллельной записи инфо ции в регистр 20 сдвига), сигнал сывает в ноль регистр 23 сдвига. вертая микрокоманда формирует сиг нал YC2l установки второго триггер группы триггеров в нулевое состоя (т.е. устанавливается режим сдвиг гистра 20) . Далее осуществляется переход к микрокоманде с пятым адр сом. При выполнении этой команды у равляющий сигнал У|д поступает на вход обратного счета счетчика 9. ле адреса следующей микрокоманды с

10

Структура считываемой микрокоманды содержит поле адреса следующей микрокоманды DeX..,Da и поле управляющих сигналов У„,...,Уе8« Для обращения к данной микропрограмме на переключателях 46 блока 3 набирается ее стартовый адрес (в данном случае - |5 держит адрес текущей микрокоманды нулевой; и взводится триггер, что при- При обнулении счетчика 18 сигнал

34086

ветствует параллельной записи информации в регистр 20 сдвига), сигнал сбрасывает в ноль регистр 23 сдвига. Четвертая микрокоманда формирует сигнал YC2l установки второго триггера группы триггеров в нулевое состояние (т.е. устанавливается режим сдвига регистра 20) . Далее осуществляется переход к микрокоманде с пятым адресом. При выполнении этой команды уп-. равляющий сигнал У|д поступает на вход обратного счета счетчика 9. По-- ле адреса следующей микрокоманды со10

|5 держит адрес текущей микрокоманды При обнулении счетчика 18 сигнал

Изобретение относится к вычислительной технике и может быть использовано для производственной проверки интегральных схем, а также собранных на них узлов и блоков электронной вычислительной машины и других средств цифровой автоматики. Цель изобретения состоит в повышении быстродействия устройства за счет обеспечения возможности работы в режимах автоматизированного синтеза и автоматической генерации тестовых последовательностей. Устройство для формирования тестов состоит из генератора тактовых импульсов, генератора псевдослучайных чисел, блока управления, счетчика длины теста, блока задания исходных данных, первого и второго регистров сдвига, второго счетчика, комбинационной схемы, третьего регистра сдвига, первого элемента И, группы элементов И, первой группы триггеров, первого блока памяти, узла коммутации, первого элемента ИЛИ, третьего счетчика, второго элемента ИЛИ, четвертого регистра сдвига, второй группы триггеров, второго элемента И, пятого регистра сдвига, второго блока памяти, генератора логической единицы. Устройство позволяет повысить быстродействие и достоверность процесса тестирования объекта контроля за счет того, что длина теста для выбранной точки (или выхода схемы) определяется автоматически, в режиме контроля эта информация используется без вмешательства. 1 з.п. ф-лы, 7 ил.

водит к параллельному занесению информации, заданной на переключателях, в регистр 33 адреса микрокоманды и установке триггеров 43 и 44 в нулевое состояние. Нулевая команда разрешает прохождение импульсов синхронизации генератора 1 через элемент И 40 на вход С2 регистра 33 (сигнал У).

20

заема поступает на элемент ИЛИ 17, что позволяет осуществить перезапись информации с выходов блока 5 на счетчик 18, сигнал заема одновременно поступает на вход установки триггера 43 блока 3 и устанавливает его в еди- ничное состояние. При этом очередная команда считывается из ячейки па- Поле управляющих сигналов данной микро-25 мяти с адресом . Эта команда команды содержит сигналы управления

позволяет осуществить условный переход к микрокоманде с шестым адресом и, кроме того, сигналом У0 установить триггер останова в нулевое состояние. 30 Микрокоманда с шестым адресом формирует строб записи Yg триггеров 14 и блока 24 соответственно.

7ц Ј7 которые позволяют О регистр 11

7 1п

сбросить в О регистр 11 сдвига и

группу II триггеров, осуществить параллельную запись в счетчик 9 через элемент 17 (.т.е. осуществить параллельную запись счетчика 18) и сбросить в О счетчик адреса блока 3. После выполнения нулевой команды осуществляется безусловный переход к выполнению Yj , Yg, YT, Y)5, которые позволяют микрокоманды, адрес которой задан в поле Dp,...,Do. В данном случае осуществляется переход к первой микрокоманде, содержащей управляющие сигналы У fe - запись 1 в нулевой триггер регистра 11 сдвига, У - разрешение синхронизации. Далее осуществляется переход к микрокоманде с вторым адресом. При выполнении этой микрокоманды управляющий сигнал Yg синхронизирует элемент И 12, что приводит к записи информации о входах- выходах от счетчика 9 в группу триггеров 14 через группу 13 элементов И, управляющие сигналы Yg( и Ygj устанавливают триггер группы ъриггеров у нулевое состояние и триггер группы триггеров в единичное состояние соответственно (что соответствует заданию режима параллельной записи регистра 20 сдвига).

Микрокоманда, записанная по третьему адресу, подает сигналом сигнал 1 на элемент ИЛИ 19 (что соот-.

осуществить синхронизацию регистра сдвига с целью перезаписи информаци из нулевой ячейки блока 15 памяти, установить начальное состояние гене

40 ратора 4, сбросить в ноль регистр I и триггеры 14, занести информацию о длине цикла для организации исчер пывающего перебора кодовых комбинац на входах проверяемой схемы в счетч

45 4 длины теста.

При этом предполагается, что на входы задания режима работы регистр 6 сдвига от блока 5 подана комбинация логических сигналов, содержащая

50 информацию о режиме параллельной за писи в регистр. После выполнения да ной микрокоманды осуществляется пер ход к микрокоманде с восьмым адресом 8, не содержащей управляющих си

55 налов, т.е. выполняется команда Ос нов. Нулевой логический уровень (сигнал YH) отключает генератор тактовых импульсов и работа устройс ва прекращается.

заема поступает на элемент ИЛИ 17, что позволяет осуществить перезапись информации с выходов блока 5 на счетчик 18, сигнал заема одновременно поступает на вход установки триггера 43 блока 3 и устанавливает его в еди- ничное состояние. При этом очередная команда считывается из ячейки па- мяти с адресом . Эта команда

позволяет осуществить условный переход к микрокоманде с шестым адресом и, кроме того, сигналом У0 установить триггер останова в нулевое состояние. Микрокоманда с шестым адресом формирует строб записи Yg триггеров 14 и блока 24 соответственно.

Следующая микрокоманда с седьмым адресом формирует сигналы управления

Yj , Yg, YT, Y)5, которые позволяют

осуществить синхронизацию регистра 6 сдвига с целью перезаписи информации из нулевой ячейки блока 15 памяти, установить начальное состояние генератора 4, сбросить в ноль регистр II j и триггеры 14, занести информацию о длине цикла для организации исчерпывающего перебора кодовых комбинаций на входах проверяемой схемы в счетчик

4 длины теста.

При этом предполагается, что на . входы задания режима работы регистра 6 сдвига от блока 5 подана комбинация логических сигналов, содержащая

информацию о режиме параллельной записи в регистр. После выполнения данной микрокоманды осуществляется переход к микрокоманде с восьмым адресом 8, не содержащей управляющих сигналов, т.е. выполняется команда Останов. Нулевой логический уровень (сигнал YH) отключает генератор тактовых импульсов и работа устройства прекращается.

Кроме описанной выше микропрограммы, в узле 34 можно записать другую аналогичную микропрограмму, позволяющую подобным образом занести необходимую информацию в регистр 7 сдвига.

После выполнения указанной микропрограммы на вход В задания режима работы устройства подается единичный логический уровень, что соответству- ет заданию режима счета счетчика 8 (с переменным модулем счета). Вход А задания режима работы устройства соединяется с заданной точкой объекта контроля, относительно которой необ- ходимо построить вектор-строку двоичных цифр, единичные сигналы в которой соответствуют входам схемы, влияющим на переключение данной точки. Одновременно вычисляется длина теста, соот- ветствующая каждой строкее Например, в строке оказалось 15 единиц (т.е. пятнадцать входов памяти на данную точку). Тест для данной точки имеет длину 21 тактов. Длина теста запи сывается в блок 24 памяти.

Микропрограмма перебора кодовых комбинаций на входах объекта контроля начинается с девятого адреса. Ро этому адресу считываются сигналы v, У6 , Y,|f . По сигналу У 4 осуществляется синхронизация входа обратного счета счетчика 4 длины теста, по сигна- :у У6 - синхронизация третьего регист ia 11 сдвига по сигналу У ц через узел 16 коммутации - синхронизация счетчика 8. Поле адреса следующей микрокоманды содержит адрес текущей микрокоманды, что обусловливает вьполне- Ние перечисленных комбинаций па входах схемы. При обнулении счетчика 4 длины теста сигнал Останов поступает на вход установки триггера останов и устанавливает его в единичное сое- тояние. При этом очередная команда считывается из ячейки узла 34 с адресом 2 + 9. Эта команда позволяет осуществить условный переход к микрокоманде с адресом 10, и кроме того, сигналом Y(5 установить начальное состояние блока 4, сигналом Y0 - триг-. гер останова в блоке 3 з нулевое состояние. Микрокоманда с десятым адресом служит для увеличения на единицу содержимого счетчика 9 (сигнал Yg) и осуществления перехода к микрокоманде с одиннадцатым адресом. Последняя сигналами Yq, Y8 осуществляет подачу

Ј

0

о д 0 5

5

импульса синхронизации на вход обратного счета счетчика 4 и синхронизацию элементов И 12 с целью формирования разрешающего импульса для передачи содержимого счетчика 9 в группу 4 триггеров, после чего осуществляется переход к десятой микрокоманде. Эти две микрокоманды повторяются в цикле до тех пор, пока счетчик 4 длины теста не обнулится, после чего происходит установка триггера останова блока 3 в единичное состояние сигналом заема и переход к микрокоманде 2 + 11. Данная микрокоманда сбрасывает триггер останова в О и осуществляет условный переход к микрокоманде с двенадцатым адресом, которая необходима для закрытия элемента ИЛИ 17 единицей.

Микрокоманда Yu( - установка триггера группы триггеров в нулевое состояние, - установка триггера группы триггеров в единичное состояние (т.е. установка параллельной записи регистра 20 сдвига). Тринадцатая команда формирует импульс установка блока 19 в единичное состояние (т.е. осуществляется параллельная запись в четвертый регистр 23 сдвига), YЈ (, - параллельная запись счетчика 35 блока 3. Следующая четырнадцатая микрокоманда сигналом У осуществляет инкрементацию счетчика 35, сигналом Усэ устанавливает второй триггер группы триггеров 21 в нулевое состояние что соответствует заданию режима сдвига регистра 20 сигналом Yes сбрасывают в О регистр 23 сдвига. Пятнадцатая микрокоманда импульсом Y(j осуществляет синхронизацию входа обратного счета счетчика 18, Поле адреса следующей 1 микрокоманды содержит адрес текущей микрокоманды. При обнулении блока 18 сигнал Останов поступает на вход установки триггера останова и устанавливает его в единичное состоягие. При этом очередная команда считывается из ячейки узла с адресом 2 + 15, Эта команда позволяет осуществить условный переход к микрокоманде с адресом 1 6 и, кроме того, сигналом установить

триггер останова в нулевое состояние . Микрокоманда с шестнадцатым адресом служит для записи информации с инверсных выходов триггеров группы 4 триггеров в блок 15 памяти и информации с разрядных: выходов регистpa 23 сдвига в блок 24 памяти (запись информации производится в первые ячейки памяти блоков 15 и 24 соответственно). Семнадцатая микро-команда формирует импульс записи информации с разрядов .счетчика адреса в соответствующие разряды регистра 36 блока 3 (управляющий сигнал Уд). Восемнадцатая микрокоманда формирует управляющий сигнал. Y27 - сброс в О счетчика адреса, и осуществляет переход к девятнадцатой микрокоманде, не содержащей управляющих сигналов, т.е. выполняется команда Останов . Нулевой логический уровень (сигнал Y) отключает генератор тактовых импульсов и работа устройства прекращается.

При необходимости сформировать другие векторы ( для других точек схемьГу и длины тестовых последовательностей необходимо осуществить перекоммутацию входа 2 задания режима работы устройства и повторно обратиться к микропрограмме, расположенной начиная с 9-го адреса узла 34.

После окончания формирования тестовой информации в регистре 36 блока 3 записан код, соответствующий последнему адресу блоков 15 и 24 памяти, по которому записана сформированная тестовая информация.

Далее можно перейти к режиму тестирования объекта контроля. Микропрограмма тестирования расположена начиная с 20-го адреса узла 34. Обращение к двенадцатой микрокоманде позволяет управляющим сигналом Ygg осуществить параллельную запись информации, содержащей код последнего адреса блоков 15 и 24 памяти, по которому записана информация в счетчик адреса блока 3. Информация записывается из регистра 36 блока 3.

Микрокоманда, записанная по адресу 21, необходима для параллельной записи информации (о подмножестве тестируемых входов) с выходов блока 15 памяти в регистр 7 сдвига (сигнал ) и установки начального состчяния блока 4 (параллельная запись информации, содержащей длину теста для тестируемой точки схемы или выхода,с выходов блока 24 в счетчик 4 длины теста- управляющий сигнал Y 15 ) .

Двадцать вторая микрокоманда содержит управляющие сигналы YU По сигналу YJT осуществляется синхро4340810

низация входа обратного счетчика 4 счета длины теста, по сигналу Y через узел 16 коммутации - синхронизация первого счетчика 8. Поле адреса следующей микрокоманды содержит адрес текущей микрокоманды, что обусловливает выполнение перечисленных комбинаций в течение времени, необходиJQ мого для перебора всех комбинаций на указанных входах схемы. При обнулении счетчика 4 длины теста сигнал эаема поступает на вход установки триггера 43 останова и устанавливает его в

J5 единичное состояние. При этом очередная микрокоманда считывается из ячейки узла 34 с адресом 2 + 22. Эта команда позволяет осуществить переход к микрокоманде с адресом 23, кроме

20 того, сигналом Y0 установить триггер 43 останова в нулевое состояние.

Микрокоманда с адресом 23 служит для синхронизации входа обратного счетчика счета адреса блока 3 (уп-

25 равляющий сигнал Y , ) .

Двадцать четвертая микрокоманда позволяет сигналом Y 0 осуществить параллельную запись с выходов блока 15 памяти в регистр 7 сдвига и парал-

30 лельную запись информации с выходов блока 24 в счетчик 4. длины теста (сигнал Y,s).

Двадцать пятая микрокоманда содержит управляющие сигналы Y4 и Y,( t

, По сигналу Y4 осуществляется синхронизация входов Y4 и . По сигналу Y осуществляется синхронизация входа . обратного счетчика 4 длины теста, по сигналу Уд через узел 16

4Q коммутации осуществляется синхронизация счетчика 8. Поле адреса следующей микрокоманды содержит адрес текущей микрокоманды,что обусловливает выполнение перечисленных комбина45 ций в течение времени, необходимого для перебора- всех комбинаций на указанных входах схемы. При обнулении счетчика 4 длины теста сигнал заема поступает на вход установки

50 триггера 43 останова и устанавливает его в единичное состояние. При этом очередная микрокоманда считывается из ячейки узла 34 с адресом 2 + 25. Эта команда позволяет осуществить

55 переход к микрокоманде с адресом 23 и, кроме того, сигналом Y0 установить триггер 43 останова в нулевое состояние. Данные микрокоманды с адресами 23,24,25,2° +25.выполняются в цикле до обнуления счетчика 35 блока 3. При обнулении счетчика элемент И 37 формирует высокий логический уровень который совместно с сигналом синхронизации У,5 устанавливает триггер 44 останова блока 3 в единичное состояние. При этом очередная микрокоманда считывается из ячейки узла 34 с адресом + 25. Данная микрокоманда не содержит управляющих сигналов, т. выполняется команда Останов. Нулевой логический уровень (сигнал Y4ft) отключает генератор тактовых ш (пульсов и процесс тестирования прекращается . Формула изобретения

0

5

счетчик-а соединен с первым входом соответствующего элемента И группы элементов И, вторые входы которых соединены с выходом первого элемента И, первый вход которого соединен с выходом шифратора, а второй вход первого элемента И соединен с восьмым выходом блока управления, выходы элементов И

группы соединены с входами установки соответствующих триггеров первой группы, входы сброса которых соединены с девятым выходом блока управления и входом сброса третьего регистра

5 сдвига, инверсные выходы триггеров первой группы соединены с информационными входами первого блока памяти, адресные входы и вход управления записью которого соединены с группой выходов поля адреса блока управленияt выход генератора псевдослучайных чисел соединен с вторым информационным входом узла коммутации, управляющий вход узла коммутации является первым входом задания режима работы устройства, первый и второй выходы узла коммутации соединены с разрешающим и счетным входами первого счетчика соответственно, а выходы первого блока памяти соединены с информационными входами первого и второго регистров сдвига -} десятый выход блока управления соединен с синхровходом второго регистра сдвига, одиннадцатый выход блока управления соединен с синхровходом третьего регистра сдвига, информационный вход третьего сдвигового регистра является вторым входом задания режима работы устройства, разрядные выходы первого регистра сдвига соединены с входами установки в нулевое состояние соответствующих разрядов первого счетчика, входы установки в единичное 5 состояние которых соединены с соответствующими разрядными выходами второго регистра сдвига, отличающееся тем, что, с целью повышения быстродействия, в него введены

Q два элемента ИЛИ, третий счетчик четвертый и пятый регистры сдвига, вторая группа триггеров, второй элемент И, второй блок памяти, .генератор логической единицы, причем четс вертая группа выходов блока задания

исходных данных соединена с груп- чпой информационных входов третьего счетчика, вход предварительной установки которого соединен с выходом пер0

5

0

вого элемента ИЛИ, первый вход которого соединен с одиннадцатым выходом блока управления, выход заема третьего счетчика соединен с вторым входом первого элемента ИЛИ, и с входом останова блока управления, двенадцатый вход которого соединен с входом обратного счета третьего счетчика, выход заема которого соединен с первым входом второго элемента ИЛИ и с первым входом второго элемента И, второй вход которого соединен с выходом четвертого регистра сдвига, информационные входы которого соединены с прямыми выходами соответствующих триггеров первой группы,синхро- вход четвертого регистра сдвига сое- динен с выходом второго элемента ИЛИ, второй вход которого соединен с тринадцатым выходом блока управления, группа выходов поля управления которого является группой синхровходов второй группы триггеров, группа выходов которых соединена с входами разрешения, управления направлением сдвига и записью четвертого регистра сдвига, выход второго элемента И соединен с синхровходом пятого регистра сдвига, информационный вход которого подключен к выходу генератора логической единицы, четырнадцатый выход блока управления соединен с входом установки в О пятого регистра сдвига, разрядные выходы которого соединены с информационными входами второго блока памяти, адресные входы которого и вход управления записью второго блока памяти соединены с группой адресных входов первого блока, памяти группа выходов второго блока памяти соединена с группой информационных входов счетчика длины теста, вход предварительной установки которого подключен к пятнадцатому выходу блока управления, шестнадцатый выход которого соединен с входом синхронизации узла коммутации, а разрядные выходы первого счетчика являются выходами устройства, вход сброса которого соединен с входом сброса устрой0

5

0

5

ства, шина задания начальных условий которого соединена с группой адресных входов блока управления.

5

0

0

ных условий блока управления,

4

Ч

i- esi I

со

: 5 : P§

.«.CM VJ«O

- c car car

Ч-, VJ . . . E;

«M

4

I

s

ss

-

«0«0

«V

i

«I

lr l

1 § §

.s

g Q Ǥ

«3

a

« t:

l

CO

о

m r

Ј vuairg ш$

ri W ПгС±Н

t-ftc

QmbmaH L

UmfaoxaiS

УпоаЬляяиие гналы -А. .....

-lj/s I 2| 72

i.t i i & ПП jp

К адресным шина &локо8 15 a It

УК

Un Уге Utr