Устройство для вычисления произведения матриц Советский патент 1990 года по МПК G06F17/16 

Изобретение относится к вычислительной технике и может использоваться автономно i или в комплексе с циЬ- ровой машиной для быстрого умножения.

матриц при решении систем линейных алгебраических уравнений, обращения матриц и др.

Целью изобретения является расширение функциональных возможностей за счет выполнения операции произведения матриц.

На фиг. 1 приведена схема устройства для вычисления произведения матриц для случая, когда m и 2, n я 3, f 2; на Лиг. 2 - схема блока сумматоров .

Устройство для вычисления произведения матриц содержит (ranf) блоков сумматоров 1, первую входную шину 2 (i 1, га; , f) значений первой строки матрицы, вторую входную шину 3„. значений первой строки матрицы, 4

на матрицу J является матрица С ДВ, каждый элемент которой вычисляется по выражению m

iаЧ V

1 2 1

. (1)

10

Записывают элементы , Ь, l;g разрядной форме (1), как

15

15

Dse

v

CM

и Аормируют матрицу бинарных элементов вида

42.

j входных пчш 4;j задания первого век- тора-столбиа устройства (j 1,2,,.., n), j-входных тин 5; задания второго вектора-столбца устройства, (m f) 20 входных пин 6;Ј задания исходных векторов и (m-f) выходных шин 7;j .

Устройство для вычисления произведения матриц содержит f матриц m t n блоков сумматоров 1, каждый из кото- 25 рых содержит m сумматоров 8, причем выходы 1-го сумматора 8 (i 1, п-1) подключены к входам первого слагаемого 1-го сумматора 8 этого же блока

сумматоров 1. Выходы ш-го сумматора 8 30 и векторы бинарных элементов соответ- блоков сумматоров 1 j-ro столбца (j

ственно

1, п-1) k-й строки (k 1, m) 1-й матрицы (1 1, f) подключены на один разряд в сторону старших разрядов к входу первого слагаемого первого сум- 35 матора 8 блока сумматоров 1 j+1-го столбца k-й строки 1-й матрицы. Входы вторых слагаемых k-x сумматоров 8 блока сумматоров 8 k-й строки 1-й матрицы образуют k-ю входную тину40

KL

(3)

Тогда выражение (1) на основании (2) и (3) может быть записано, как

-п и 2 А;Ъ

пЕ

-(n-) U-(П-2) U

2 А;ьп-«е + 2 AtV«..

-а и + 2 А,Ь

kg J

элементов значений k-й стро45

ки элементов матрицы устройства. Коды управления операцией двухвходовых сумматоров 8 блоков сумматоров 1 (n-j)-ro столбца, S-й матрицы, подключенной к j-му разряду j-й тины 4 ;j , 5 задания S-ro вектора-столбца устройства .

Вход первого слагаемого первых сумматоров 8 блоков сумматоров 1 пер- 50 вых столбцов всех матриц, подключенных к (m-f) входных тин 6;g задания S-ro исходного вектора-столбца. Выход га-х сумматоров 8 блоков сумматоров 1 последних столбцов всех матриц образуют (m f) выходных шин.

Устройство работает следующим образом. Результат умножения матриц-- А

+ ,Ь,С

м С,Ч ,

(4)

1 1 , т.

В частности при т 2 и n 4 выражение (4) может.быть записано, как

55

+ 2 A,b«2.

или соответственно

я

1545229

на матрицу J является матрица С ДВ, каждый элемент которой вычисляется по выражению m

аЧ V

1 2 1

. (1)

10

Записывают элементы , Ь, l;g разрядной форме (1), как

15

Dse

v

CM

и Аормируют матрицу бинарных элементов вида

42.

и вектор

ственно

KL

(3)

Тогда выражение (1) на основании (2) и (3) может быть записано, как

-(n-) U-(П-2) U

2 А;ьп-«е + 2 AtV«..

-а и 2 А,Ь

+ ,Ь,С

м С,Ч ,

(4)

1 1 , т.

45

В частности при т 2 и n 4 выражение (4) может.быть записано, как

+ 2 A,b«2.

или соответственно

де

Х.101 Vj

(10)

г,

ЭД №

(01

Чг„

. ,

Х.п -4-X

и,, ь

6,,

rtn}

L.2.1

4i t

ш Са, , игг ь72 Устройство работает следующим об

разом.

В исходном состоянии на первые входные шину 21( и 2,й значения перв строки матрицы и вторые входные шины Зй( и Згг подаются соответственно - значения элементов первой матрицы а а,г a2i и агг На входные шины 4 {{ , г и

21

21 U

подаются соответственно значения Ь

, и

г

|ьЖ.

и

сз входные шины Ь 1й , Ь 2г и л (1 j 2Z Jf2и 522 подаются соответственно значенияи b)i

6 й , 69( и 6,г подаются значения ис- « г(гг То «W im (o .

ходных векторов С , C(i , Cj, , .

После этого в устройстве протекает переходной процесс, по окончании которого на выходах последних сумматоров 8 первых столбцов всех матричных блоков сумматоров 1 по выраженик (6 образуются значения С„ , С, , С г и С2г, которые поступают со сдвигом на один разряд в сторону старших раз

1 - 0,1,2,..., п-1,

рядов на входах первых слагаемых первых сумматоров 8 соответствующих блоков сумматоров 1 вторых столбили всех матриц. Далее на выходах последних Сумматоров 8 вторых столбцов всех матриц блоков сумматоров 1 по нмражс-

по (6) .образуются значения Г м , С,.2 , 2i и 22, которые поступают гм сдвигом на один разряд в сторону ( их разрядов на входы первых слагаемых первых сумматоров 8 соответствующих блоков сумматоров 1 трех (последних) столбцов всех матриц. И, наконец, па выходах тп-х сумматоров 8 последних столбцов матрицы блоков сумматоров I по выходах (6) образуются искомые значения С( С,, ; С ,г С,2 ; Г,, С1( ; С 1г Сг2, которые поступают на входные шины 7 ,, , 7 г , 7, и 7(г Использование новых элементов f аналогичных матриц.

Предлагаемое устройство можег быть использовано в ктчестве спецпроцессора в комплексе с ЭВМ для решения систем линейных алгебраических уравнений обращения матриц, определения собственных значений матриц при решении задач управления динамическими объектами в натуральном масштабе времени, систем оперативного управления.

5/2 5гг

if

Устройство для вычисления матриц, содержащее матрицу N,M блоков сумматора, причем выход I-го сумматора (I=1,M-1) дключен к входу первого слагаемого (I+1) сумматора, выход M-го сумматора блока сумматоров K-й (K-1,M)-строки J-го (J=1,N-1) столбца матрицы подключен со сдвигом на один разряд в сторону старших разрядов к входу первого слагаемого первого сумматора блока сумматоров (J+1)-го столбца K-й строки матрицы, входы стробирования второго слагаемого сумматоров блока сумматоров соединены с J-м разрядом входа задания первого вектора-столбца устройства, входы первого слагаемого первых сумматоров блоков сумматоров первого столбца матрицы образуют вход задания первого вектора-столбца устройства, выходы M-х сумматоров блоков сумматоров N-го столбца матрицы образуют выход результата первого вектора-столбца устройства, отличающееся тем, что , с целью расширения функциональных возможностей за счет выполнения операции умножения матриц, в него дополнительно введены F аналогичных матриц , содержащих (M,N) блоков сумматоров, причем входы вторых слагаемых K-х сумматоров блоков K-й строки R-й матрицы (R=2,3,...,F) соединены с K-м входом значений K-й строки элементов матрицы устройства, входы стробирования второго слагаемого сумматоров блока сумматоров (N-J)-го столбца R-й матрицы соединены с J-м разрядом входа задания R-го вектора-столбца устройства, входы первого слагаемого первых сумматоров блоков сумматоров первых столбцов R-х матриц соединены с входом задания R-го вектора-столбца, выходы M-х сумматоров блоков сумматоров последнихстолбцов R-матриц образуют выходы результатов R-го вектора-столбца устройства.

Редактор Г.Гербер

Составитель З.Шершнева Техред А.Кравчук

Заказ 492

Тираж 567

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 1Ci

Фиа.1

фие. 2

Корректор М.Самборская

Подписное