Устройство для сбора и регистрации данных Советский патент 1990 года по МПК G08C19/28 G06F17/40 

$

(Л

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки измерительной информации. Цель - упрощение устройства. Устройство содержит блок памяти 1, регистры 2, 3, таймер 4, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5, элементы И 6, элемент ИЛИ 7. Устройство обеспечивает запись в блок памяти информационных посылок лишь в моменты изменения содержимого одного или нескольких разрядов входного информационного слова, причем с помощью регистра 3 может быть задана любая совокупность анализируемых разрядов. 1 ил.

ел ел

О СЛ

о

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки измерительной информации при проведении длительных экспериментов.

Цель изобретения - упрощение устройства.

На чертеже приведена блок-схема устройства для сбора и регистрации JQ данных.

Устройство содержит блок 1 памяти, регистр 2, регистр 3, таймер 4, .элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5, элементы И 6, и элемент ИЛИ 7.15

Устройство работает следующим образом.

На входы устройства поступает информация в виде параллельного кода, которая записывается в информационный 2Q регистр 2 в моменты поступления им- |пульса на его управляющий вход. В начальный момент времени регистры 2 обнулен, а в регистр 3 занесен код, определяющий какие разряды информаци- 25 онного слова будут анализироваться. С помощью регистра 3 можно исключать вы- 1борочно разряды информационного сло- |ва, изменение состояния которых не 1 нужно учитывать при работе устройст- ва, например младшие разряды, которые при преобразовании какой-либо физической величины в код могут многократно менять свое состяоние под воздействием помех и других мешающих факторов. , На выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5.1-5.П при совпадении уровней сигналов на входах будет сигнал уровня О, при несовпадении - уровня 1. При поступлении 1-го же отличного от ну- ля информационного слова на вход устройства, на выходах тех элементов 5.1- 5.п, входные сигналы которых имеют различные уровни,, появится сигнал 1. Эти сигналы поступают на входы, элемен тов И 6, на вторые входы которых поступают сигналы с выходов регистра 3, при этом на выходах тех элементов И 6.1-б.п, на оба входа которых поступают сигналы 1, появится сигнал 1

Таким образом, если изменение состояния произошло в разряде информационного слова, который включен в число анализируемых (т.е. в регистре 3 записана 1 в соответствующей ячейке). то на выходе элемента ИЛИ 7 сформируется сигнал 1, который поступит на управляющий вход блока 1 памяти, разрешая в последний запись информационной посылки в виде входного информационного слова и информации таймера 4. Одновременно сигнал 1 с выхода элемента ИЛИ 7 поступает на управляющий вход регистра 2, разрешая запись в регистр 2 входной информации. Поскольку при этом состояния соответствующих разрядов на входе устройства и выходе регистра 2 станут одинаковыми, на выходах элемента 5 будут менять место уровни О, и сигнал на выходе элемента ИЛИ 7 также примет значение О. Предположим, что информационное слово на входе устройства изменилось. Если при этом в анализируемых разрядах не произошло изменение уровня, на управляющем входе блока 1 памяти будет иметь место сигнал уровня О, запрещающий запись в блок 1. В результате в блок 1 памяти последовательно записываются информационные посылки в момент изменения значения какого-либо из анализируемых разрядов входного информационного слова, при этом часть разрядов несет информацию о времени записи, а остальные разряды содержат входное информационное слово Блок 1 памяти последовательно заполняется этими информационными посылками, которые в сжатом виде отображают изменения входной информации в течение длительного времени, что позволяет производить запись информации, например измерительной, в течении длительных экспериментов, используя блоки памяти сравнительно небольшой емкости. При этом для измерительной информации анализируются обычно старшие разряды информационного слова, число которых можно изменять посредством регистра 3, исходя из заданной апертуры. Для логической информации мо- жет быть задана любая совокупность анализируемых разрядов.

В качестве блока 1 памяти может быть использован регистровый блок памяти магазинного типа. В случае использования блока памяти адресного типа формирование кода адреса может быть осуществлено при помощи счетчика, вход которого подключен к выходу элемента ИЛИ 7, а выходы - к адресным входам блока 1 памяти. При этом в качестве логических элементов, входящих в состав устройства, могут быть использованы серийные микросхемы (например, для блоков 2, 3 - К161 и Р2 или K155IM8, для блока 5 - К155ЛП5,

ля бл ока 155ДЦЗ).

6 51550561

К155ЛИ1, для блока 7 паво ве вт хо а со вх ра по вы ра и

Формула изобретения

Устройство для сбора и регистрации данных, содержащее два регистра, элемент И, элемент ИЛИ, блок памяти и таймер отличающееся тем, что, с целью упрощения устройства, оно дополнительно содержит п элемент тов ИСКЛЮЧАЮЩЕЕ ИЛИ, где,п - разрядность информационного слова, и п-1 элементов И, причем информационные

10

памяти, информационными входами пер вого регистра и первыми входами соо ветствующих элементов ИСКЛЮЧАЮЩЕЕ И вторые входы которых соединены с вы ходами разрядов первого регистра, а выходы подключены к первым входам соответствующих элементов И, вторые входы которых соединены с выходами разрядов второго регистра, а выходы подключены к входам элемента ИЛИ, выход которого подключен к входам разрешения записи первого регистра и блока памяти, информационные вход

входы устройства соединены с информа- 15 второй группы которого соединены с

ционными входами первой группы блока

памяти, информационными входами первого регистра и первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ вторые входы которых соединены с выходами разрядов первого регистра, а выходы подключены к первым входам соответствующих элементов И, вторые входы которых соединены с выходами разрядов второго регистра, а выходы подключены к входам элемента ИЛИ, выход которого подключен к входам разрешения записи первого регистра и блока памяти, информационные входы

выходами таймера.