Устройство для извлечения квадратного корня Советский патент 1990 года по МПК G06F7/552 

t

(21)4465453/24-24

(22)26.07.88

(46) 15.06.90. Бнш. № 22

(72) Б.М.Дворецкий и В.М.Мороз

(53)681.325 (088.8)

(56)Авторское свидетельство СССР № 754411, кп. G 06 F 7/552, 1978,

Авторское свидетельство СССР 1 1300464, кло G 06 F 7/552, 1985,

(54)УСТРОЙСТВО ДЛЯ ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ

(57)Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ. Цель изобретения - сокращение оборудования. Устройство для извлечения квадратного корня содержит регистр I результата, буферный регистр

,

Дслиьахе ечестр

Г5

2, регистры сдвига 3-5, сумматор-вы- читатель 6, мультиплексоры 7,8, регистр 9 признаков. В устройстве извлечение квадратного корня представляет собой итерационный процесс и сводится к выполнению операции вычитания (если результат предыдущей операции положительный) или суммирования (если результат предыдущей операции отрицательный) чисел, одно из которых является перед началом вычислений подкоренным выражением, получаемым как результат операции, сдвинутый на один разряд влево, а другое - переменным делителем,который на каждом шаге вычислений формируется с помощью специальных двух чисел. 2 ил., 2 табл.

с $

V

с

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВМ. Цель изобретения - сокращение оборудования. Устройство для извлечения квадратного корня содержит регистр 1 результата, буферный регистр 2, регистры сдвига 3 - 5, сумматор-вычитатель 6, мультиплексоры 7, 8, регистр 9 признаков. В устройстве извлечение квадратного корня представляет собой итерационный процесс и сводится к выполнению операции вычитания (если результат предыдущей операции положительный) или суммирования (если результат предыдущей операции отрицательный) чисел, одно из которых является перед началом вычислений подкоренным выражением, получаемым как результат операции, сдвинутый на один разряд влево, а другое - переменный делитель, который на каждом шаге вычислений формируется с помощью специальных двух чисел. 2 ил., 2 табл.

а /« Фиг1

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройст- в ах ЭВМ.

Цель изобретения - сокращение оборудования.

На фиг.1 представлена функциональная схема устройства для извле- ч|ения квадратного корня; на фиг. 2 - пример вычисления.

Устройство для извлечения квадратного корня содержит регистр 1 ре эультата, буферный регистр 2эпервый 2i, второй 4 и третий 5 регистры сдви™ га, сумматор-вычитатель 6, первый 7 к второй 8 мультиплексоры, регистр 9 признаков, первый 10 и второй 11 выходы анализа устройства, первый 12, иторой 13 и третий 14 информационные иходы устройства и информационный пыход 15 устройства.

Все регистры устройства выполнены на D-триггерах с- динамической записью; входы синхронизации записи в регистры, управляющие входы мультиплексоров и сумматора-вычитателя не показаны.

В предлагаемом устройстве извлечение квадратного корня представля- ет собой итерационный процесс и сводится к выполнению операции вычитания (если результат предыдущей операции положительный) или суммирова- (ния (если результат предыдущей операции отрицательный) чисел, одно из которых является перед началом вычислений подкоренным выражением, получаемым как результат операции, сдвинутый на один разряд влево, а другое - переменным делителем, который на каждом шаге вычислений Лорнируется с помощью специальных двух чисел С 4, и С g о

Числа С ; и в свою очередь являются также переменными и формируются на каждом такте вычислений путем сдвига исходных чисел С,;,и .,, полученных на предыдущем такте вычислений,, на один разряд вправо.

Переменный делитель d j+, (где i 0,1,.о.,п, номер такта вычислений, п - разрядность результата вы числений), предназначенный для участия в вичислении на i+1-м такте,,фор- мируется на i-м такте путем добавления или вычитания из текущего значения переменного делителя d ,ч соот

ветствующего числа С ; или С2; в зависимости от значений знаковых (старших) разрядов остатков (частичных подкоренных выражений), полученных на 1-1-м и i-м шагах вычислений в соответствии с табл.1.

Таблица

Формирование же остатка X , на i+1-м такте вычислений производится в соответствии с табл„2,

Таблица2

Устройство для извлечения квадратного корня работает следующим образом.

Перед началом выполнения вычислений младшая часть 2п-раэрядного подкоренного выражения через информаци- „онный тракт: информационный вход 12 устройства, регистр 1 результата, второй вход сумматора-вычитателя 6, выход сумматора-вычитателя 6 записывается, в первый регистр 3 сдвига.При этом сумматор-вычитатель 6 настраивается на проход по второму входу. Затем аналогичным образом старшие п разрядов 2п-оазрядного подкоренного выражения с выхода сумматора-вычитателя 6 через второй вход первого мультиплексора 7 записываются в буферный р егистр 2.

515

Затем через информационные входы 12 - 14 устройства записываются исходные значения делителя 1Й 0.100...О, числа С,0 0.100,..0 и Cio 1.100.. ...О соответственно, а регистр 9 признака обнуляется (цепи установки в ноль регистра 9 признака не пока- з аны).

Каждый такт вычислений начинается с формирования остатка в буферном регистре 2 в соответствии с табл.2, причем на первом такте вычислений остаток формируется путем безусловного вычитания из содержимого буферного регистра содержимого регистра 1.

Формирование остатка осуществляется следующим образом. Через первьй вход второго мультиплексора 8 на первый вход сумматора-вычитателя 6 поступает содержимое буферного регистра 2 (старшая часть частичного подкоренного выражения или остаток), на второй вход сумматора-вычитателя 6 из регистра 1 результата поступает переменный делитель (на первом такте вычислений исходное значение d0 0.100...0). Сумматор-вычитатель 6 настраивается в зависимости от значения знака остатка (выход 10 анализа устройства) в предыдущем такте на сложение или вычитание (в первом такте вычислений на вычитание) в соответствии с табл.2 и на его выходе появляется результат, который через первый вход первого мультиплексора 7 записывается со сдвигом на один разряд влево в буферный регистр 2.Одновременно по фронту синхросигнала записи в буферный регистр 2 производится также сдвиг первого регистра 3 сдвига на один разряд влево. Причем в младший разряд буферного регистра

2по фронту синхросигнала записи записывается старое (т.е. до сдвига) значение старшего разряда регистра

3сдвига.

Кроме того, по фронту синхросигнала записи в буферный регистр 2 через последовательный вход записи в регистр 9 признака записывается значение старшего (знакового) разряда результата с выхода старшего разряда сумматора-вычитателя 6.

Затем осуществляется формирование переменного делителя d в регистре 1 результата для следующего такта вычислений. Это осуществляется следующим образом. Устройством управле816

ния анализируются состояния выходов 10 и 11 анализа устройства и в соответствии с табл.1 на первый вход сумматора-вычитателя 6 через второй или третий входы второго мультиплексора 8 поступает содержимое второго 4 (С,|,) или третьего 5 (Сс;) регистров сдвига, а па второй вход сумматора-вычитателя 6 поступает переменный делитель d( из регистра 1 результата.

Одновременно сумматор-вычитатель 6 настраивается на сложение или вычитание (в соответствии с табл.1 ) та5 ким образом, что к переменному делителю d | добавляется или из него вычитается соответствующее число С4 или Cv . Сформированньй на выходе сумматора-вычитателя 6 переменный дели0 тель d + 1 с выхода первого мультиплексора 7 поступает на первый вход регистра 1 результата и по фронту синхросигнала записи записывается в последний.

5 Далее на заключительном этапе такта вычислений в регистрах 4 и 5 осуществляется сдвиг их содержимого на один разряд вправо, тем самым формируются числа .ц и C4;+f для

0 следующего такта вычислений. На этом очередной такт вычислений заканчивается.

Следующий такт вычислений реализуется аналогично описанному и так далее вплоть до двух последних тактов вычислений. На п-1 такте переменный делитель d n формируется по тем же правилам с учетом того, что разрядная сетка расширена на один разряд

0 (на фиг. 2 этот такт помечен ). На последнем такте вычислений младший разряд переменного делителя, который является окончательным результатом вычислений, формируется

с по значению знакового разряда остатка (анализируется выход 10 устройства); если знак остатка равен О, то младший разряд устанавливается в 1, если знак остатка равен 1,то в

« младший разряд регистра результата записывается 0.

Таким образом, предлагаемое устройство по сравнению с прототипом позволяет сократить оборудование при j реализации его в составе регулярной структуры арифметического устройства ЦВМ и позволяет осуществлять вычисление квадратного корня из 211- разрядного целого числа. Далее содер5

жимое регистра 1 результата передается через сумматор-вычитатель 6 (вход 2), первый мультиплексор 7 (вход 2) и записывается в буферный регистр 2, откуда поступает на информационный выход 15 устройства. Формула изобретени

Устройство для извлечения квадратного корня, содержащее регистр результата, буферный регистр, сумматор- вычитатель и первый регистр сдвига, отличающееся тем, что, с целью сокращения оборудования,оно содержит второй и третий регистры сдвига, первый и второй мультиплексоры и регистр признаков, причем выход сумматора-вычитателя соединен с первым входом первого мультиплексора,со сдвигом на один разряд влево - с вторым входом первого мультиплексора и с входом первого регистра сдвига, выход старшего разряда которого сое

818

динен с входом первого (младшего) разряда первого мультиплексор а,выход которого соединен с первым входом ре- гистра результата и с входом буферного регистра, выход которого соединен с информационным выходом устройства и с первым входом второго мультиплексора, второй и третий входы которого соединены с выходами второго и третьего регистров сдвига соответственно, а выход соединен с первым входом сумматора-вычитателя, второй вход которого подключен к выходу регистра

результата, а выход старшего разряда - к входу последовательной записи регистра признаков, выходы младшего и старшего разрядов которого являются первым и вторым выходами анализа устройства соответственно, первый,второй и третий информационные входы устройства соединены с вторым входом регистра результата, входами второго и третьего регистров сдвига.

РЕГИСТРЫ И№ С«ь С«