Устройство для передачи и приема дискретной информации по параллельным каналам связи переменной длины Советский патент 1991 года по МПК H04J3/16 

Изобретение относится к области связи и может найти применение в системах передачи дискретной информации при работе с источниками быстростареющих сообщений по параллельным каналам переменной длины.

Целью изобретения является увеличение скорости передачи.

На чертеже изображена структурно- электрическая схема устройства.

Устройство содержит на передающей стороне распределитель 1, датчик 2 циклических номеров и в каждом канале - блок 3 управления и датчик 4 маркирующей комбинации, а также коммутатор 5, на приемной стороне в каждом канале - дешифратор 6 и приемники 7 циклических номеров, а также первый блок 8 выбора, определитель 9 порядка чтения, блок Ю сравнения, второй блок 11 выбора, счетчик 12 адресов чтения и блок 13 памяти.

Устройство для передачи и приема дискретной информации по параллельным каналам связи переменной длины работает следующим образом.

На передаче распределитель 1 формирует с помощью тактов Т1 циклы передачи информации, при этом в каждом цикле в течение времени ti-t2 отводится место для передачи служебной информации, а именно текущего циклического номера передаваемого блока, сформированного датчиком 2 циклических номеров и меняющегося по каждому сигналу начала цикла, сформированному распределителем 1. При этом в течение времени ti-t2 через коммутатор 5 по всем каналам одновременно выдается служебная информация, а в остальное время - информация от источника информации (Инф1...ИнфМ).

В режиме фазирования, раздельного для каждого канала, по сигналам на управляющих входах (от У301...УЗОМ) осуществляется процедура передачи фазирующих комбинаций Запрос и Фаза. При этом по сигналу Запрос передаются сформированные датчиком маркирующей комбинации 4...4N отрезок прямой рекуррентной последовательности, а по сигналу Фаза - отрезок инверсной рекурренты.

Датчик маркирующей комбинации 41,..4 синхронизируется сигналом начала цикла, формируемым распределителем 1. Блок 3 ...3 управления осуществляет переключение режима передачи рекурренты,а также осуществляет в каждом канале управление,работой коммутатора 5, обеспечивая при этом передачу в соответствующий канал либо информационной последовательности, либо маркирующей комбинации.

Выход из режима фазирования осуществляется по сигналу Конец фазы, поступающе- муна управляющие входы (из У301...УЗСМ). Таким образом, устройство на передаче

обеспечивает синхронную работу по всем каналам одновременно, цикловое фазирование в каждом канале, при этом в каждом блоке информации передается текущий циклический номер. Разрядность этого номера п выбирается из условия максимально возможной разности времени распространения в канале связи

Л 2(Гмакс Тмин) Р п г:г,

где Гмакс максимальное время распространения, с:

Тмин - минимальное время распространения, с;

Б - скорость передачи, бит/с;

Е - длина блока информации, бит.

На приеме информация из каждого канала (Инф1..,Инфм) поступает на вход дешифратора б ...6N соответствующего канала, который осуществляет помехоустойчивый прием маркирующих комбинаций Фаза либо Запрос и формирует сигнал начала цикла, который выдается на приемник циклических номеров 7 ...7 . Распределитель, входящий в состав

приемника циклических номеров 71..7N, в соответствующих канальных тактах T1...TN формирует циклы работы, выделяя при этом в течение времени ti-t2 служебную область и осуществляя запись в регистр п-разрядного циклического номера, а в течение времени - запись т-разрядного информационного содержания блока.

Циклические номера и информация всех каналов поступают на вход первого

блока 8 выбора, который по сигналам Верно, поступающим на управляющие входы (из У301...УЗОМ), обеспечивает подключение информации соответствующего канала к блоку 13 памяти, определителю 9 порядка

чтения и блоку 10 сравнения, обеспечивающих совместно с вторым блоком выбора 11 и счетчиком 12 адресов чтения запись информации, поступающей из разных каналов в хаотическом порядке (обусловленном разкостью между временем распространения каналов скачкообразным, либо плавным изменением длины каналов, уходом частоты в канале вследствие эффекта До плера и другими причинами), и выдачу ее получателю

сообщения в строгом порядке следования циклических номеров.

Запись и чтение информации происходит следующим образом.

Принятый из любого канала циклический n-разрядный номер А сравнивается с положением n-разрядного счетчика 12 адресов считывания ( номером В ) и случае А В блок 10 сравнения выдает управляю- щий сигнал, по которому второй блок 11 выбора устанавливает режим записи.

Предполагается, что в начальный момент включения устройства число В устанавливается равным первому принятому числу А. В режиме записи по адресу, выраженному числом А, осуществляется запись информации в блок 13 памяти и по этому же адресу в запоминающее устройство принятых номеров, расположенном в определителе 9 по- рядка чтения, заносится признак принятого блока - логическая единица. Установка режима записи синхронизируется тактами ТИ1. Затем тактами ТИ2 устанавливается режим опроса адреса чтения В, выдаваемо- го счетчиком адресов 12 чтения. Если , то по адресу В с выхода определителя 9 порядка чтения считывается единица, которая в такте ТИЗ переключает второй блок 11 выбора в положение чтения, после чего осуществляется считывание информации из блока 13 памяти, в запоминающее устройство принятых номеров, расположенное в определителе 9 порядка чтения,записывается логический ноль по адресу чтения - признак считанной информации, а счетчик 12 адресов чтения увеличивает свое значение на единицу в такте ТИ4, полагая В А + 1 и устанавливая значение ожидаемого номера из каналов связи. Если следующий номер из любого канала связи равен ожидаемому, то происходит запись и чтение блока информации, а счетчик 12 адресов чтения, увеличивая на единицу свое значение, устанавливается в положение следующего ожидаемого номера и т.д. Если блок приходит с номером меньше ожидаемого А В, то это означает, что этот блок опоздал, т.е. пришел из более длинного канала, а ранее этот блок из более короткого канала уже получен. Такой блок не записывается в запоминающее устройство.

Если блок приходит с номером больше ожидаемого А В, то этот блок вписывается в запоминающее устройство, а вывод его не осуществляется. После прихода ожидаемого блока осуществляется вывод потребителю всех ранее записанных блоков со скоростью, определяемой быстродействием вывода информации получателю инфор- мации. Как правило, вывод осуществляется на значительно более высокой скорости, чем ввод информации из каналов связи, определяемый ограниченной пропускной способностью каналов связи.

В общем случае, в условиях помех в каналах связи, в режимах плавного, либо скачкообразного изменения длины каналов задержка информации в устройстве адаптируется к качеству передачи по параллельным каналам и всегда стремится к задержке самого короткого из каналов связи. Формула изобретения Устройство для передачи и приема дискретной информации по параллельным каналам связи переменной длины, содержащее на передающей стороне распределитель и коммутатор, и в каждом канале - последовательно соединенные блок управления и датчик маркирующей комбинации, выходы которых соединены с каналь- нымивходамикоммутатора,

синхронизирующий вход датчика маркирующей комбинации каждого канала соединен с синхронизирующим выходом распределителя, информационный вход и выходы коммутатора являются информационным входом и выходами передающей сто- роны, управляющими входами которой являются входы блоков управления каждого канала, а на приемной стороне - блок памяти, первый и второй блоки выбора, счетчик адресов чтения и в каждом канале - дешифратор, причем выход счетчика адресов чтения подключен к входу чтения блока памяти, выход которого является выходом приемной стороны, информационными входами которой являются входы дешифраторов каждого канала, отличающееся тем, что, с целью увеличения скорости передачи, на передающей стороне введен датчик циклических номеров, синхронизирующий и управляющий входы которого соединены соответственно с синхронизирующим и управляющим выходами распределителя, управляющий выход которого, а также выход датчика циклических номеров подключены соответственно к управляющему и дополнительному входам коммутатора, а на приемной стороне введены определитель порядка чтения, блок сравнения и в каждом канале - приемник циклического номера, информационный, установочный входы и выходы которого соединены соответственно с входом, выходом дешифратора и канальными входами первого блока выбора, информационный выход которого подключен к информационному входу блока памяти, а служебный выход - к входу записи блока памяти, информационному входу определителя порядка чтения и первому входу блока сравнения, второй вход которого соединен с выходами счетчика адресов чтения и входом чтения определителя порядка чтения, управляющий вход и выход которого соединены соответствен716584078

но с первым управляющим выходом и вхо-и переключающим входом блока памяти, кодом разрешения чтения второго блока выбо-торый также соединен с входом счетчика ра, вход разрешения записи и второйадресов чтения, а управляющие входы пер- управляющий выход которого соединенывого блока выбора являются управляющими вхо- соответственно с выходом блока сравнения5 дами приемной стороны.

Изобретение относится к технике связи и может найти применение в системах передачи дискретной информации при работе с источником быстростареющих сообщений по параллельным каналам переменной длины. Целью изобретения является увеличение скорости передачи. Устройство содержит на передающей стороне распре делитель 1, датчик 2 циклических номеров, блоки 3 управления, датчики 4 маркирующей комбинации и коммутатор 5, а на приемной стороне дешифраторы 6, приемники 7 циклических номеров, блоки 8 и 11 выбора, определитель 9 порядка чтения, блок 10 сравнения, счетчик 12 адресов чтения и блок 13 памяти. Задержка информации адаптируется к качеству передачи по параллельным каналам и всегда стремится к задержке самого короткого из каналов связи, что увеличивает скорость передачи дискретной информации. 1 ил. fe ON СЛ 00 Jb О VI