Устройство для контроля информации по модулю три Советский патент 1990 года по МПК G06F11/10 

ел

00

о со

0

со

ИзсЗбретение относится к автоматике и вычислительной технике и может Ьыть использовано при сопряжении вычислительных машин с периферийными устройствами.

Целью изобретения является расширение области применения устройства,.

На фиг01 приведена функциональная схема устройства; на фиг,2 - функциональная схема формирователя вычетов.по модулю три; на фиг,3 и 4 - временные диаграммы поступающей входной последовательности и работы устройства соответственное,

Устройство- для контроля информации по модулю три (фиг.1) содержит регистр 1 сдвига, формирователь 2 вычетов по модулю три, счетчик 3, триггеры 4 и 5, элемент ИЛИ 6, элемент 7 задержки, узел 8 сравнения, первый 9 и вто- , рой 10 информационные входы устройст- ва,установочный вход 11 устройства, вход 12 конца контроля устройства со10

15

20

информации передаются положительными импульсами по входам 9 и 10 устр ства. Такты синхронизации при этом отсутствуют. В исходное состояние у ройство приводится сигналом Начало слова (НСл), которое предшествует информационному слову Завершается передача слова сигналом Конец слов (КСл).

На временной диаграмме (фиг01) показан прием 12-разпядного информа ционного слова 011001010110.10, поступающего младшими разрядами впе ред При этом два контрольных разряда по модулю три поступает вперед кода0 1 и О информации поступаю по входам 9 и 10 соответственно на единичный и нулевой входы триггера с выхода которого сигнал поступает на информационный вход регистра 1 сдвига0 Одновременно 1 и О информации через элемент ИЛИ 6 поступ ет на тактовый вход регистра 1 сдви

ответственно,выход 13 сбоя устройства обеспечивая задним (отрицательным)

четвертый 14 и пятый 15 информационные входы формирователя 2 вычетов по модулю три, третий 16 и первый 17 информационные входы, формирователя 2 вычетов по модулю три, первый 18 и второй 19 информационные выходы, формирователя 2 вычетов по модулю три.

Формирователь 2 вычетов по модулю три (фиг„2) содержит сумматор 20, триггеры 21 и 22, элементы И 23-25, элемент И-НЕ 26, элемент ИЛИ 27

На фиг,1 показана шина 28 единичного потенциала.

По информационным входам 9 и 10 устройства поступают соответственно импульсы, соответствующие единичному и нулевому сигналам, По входу 11 устройства поступает импульс НСЛ, предшествующий поступлению информационного слова, по окончании передачи которого поступает сигнал КСЛ по входу 12 конца контроля устройства.

Устройство работает следующим об- разом0

Аппаратура устройства для контроля информации по модулю три может быть реализована на микросхемах серийно выпускаемых отечественной промышленностью. Например, на микросхемах 133ИРЦ 133ИР13, 533Л1, 533ТМ2, 533ЛН1, 533СП1, 533ЛЛ5, 533АГЗ, 533ЛИ1, 533ИЕ7 и 533ЛАЗ.

Устройство работает с последовательным кодом, в котором 1 и О

35

40

45

50

55

фронтом прием соответствующего разр да информации.

Положительным фронтом с выхода B рого разряда счетчика 3 устанавлив ется в единичное состояние триггер Для вычисления контрольных разрядов поступившего кода производится посл довательное суммирование поступивши на регистр 1 сдвига двух разрядов (диад) кода с предыдущей суммой, хранящейся в триггер 21 и 22 формирователя 2 При этом ходным сигналом триггера 5 на элементе И 23 исключаются из процесса суммирования контрольные разряды. При суммировании запись результата в триггеры 21 и 22 осуществляется положительным фронтом сигнала на их тактовых входах.

Суммирование последней диады кода осуществляется сигналом КСл, который через элементы ИЛИ 27, И 2 поступает на тактовые входы триггеров 21 и 22. После этого суммирова ния в триггерах 21 и 22 хранятся контрольные разряды по модулю три поступившего кода. Узел 8 сравнения осуществляет сравнение подсчитанных контрольных разрядов, с контрольны разрядами принятыми в регистр 1 сд га,, Синхронизация узла 8 сравнения осуществляется сигналом КСл с вхо да 12, задержанным на элементе 7 з держки.

5

0

информации передаются положительными импульсами по входам 9 и 10 устройства. Такты синхронизации при этом отсутствуют. В исходное состояние устройство приводится сигналом Начало слова (НСл), которое предшествует информационному слову Завершается передача слова сигналом Конец слова (КСл).

На временной диаграмме (фиг01) показан прием 12-разпядного информационного слова 011001010110.10, поступающего младшими разрядами вперед При этом два контрольных разряда по модулю три поступает впереди кода0 1 и О информации поступают по входам 9 и 10 соответственно на единичный и нулевой входы триггера 4, с выхода которого сигнал поступает на информационный вход регистра 1 сдвига0 Одновременно 1 и О информации через элемент ИЛИ 6 поступает на тактовый вход регистра 1 сдвига,

обеспечивая задним (отрицательным)

обеспечивая задним (отрицательным)

5

0

5

0

5

фронтом прием соответствующего разряд да информации.

Положительным фронтом с выхода BTQ-, рого разряда счетчика 3 устанавлива- f ется в единичное состояние триггер 5. Для вычисления контрольных разрядов поступившего кода производится последовательное суммирование поступивших на регистр 1 сдвига двух разрядов (диад) кода с предыдущей суммой, хранящейся в триггерах 21 и 22 формирователя 2 При этом выходным сигналом триггера 5 на элементе И 23 исключаются из процесса суммирования контрольные разряды. При суммировании запись результата в триггеры 21 и 22 осуществляется положительным фронтом сигнала на их тактовых входах.

Суммирование последней диады кода осуществляется сигналом КСл, который через элементы ИЛИ 27, И 23 поступает на тактовые входы триггеров 21 и 22. После этого суммирования в триггерах 21 и 22 хранятся контрольные разряды по модулю три поступившего кода. Узел 8 сравнения осуществляет сравнение подсчитанных контрольных разрядов, с контрольными разрядами принятыми в регистр 1 сдвига,, Синхронизация узла 8 сравнения осуществляется сигналом КСл с входа 12, задержанным на элементе 7 задержки.

При несравнении подсчитанных и принятых контрольных разрядов на выходе узла 8 сравнения формируется сигнал Сбой на выходе 13 устройства

Формула изобретения

Устройство для контроля информации по модулю три, содержащее регистр сдвига и два триггера, отличающееся тем, что, с целью расширения области применения устройства, в него введены счетчик, узел сравнения, элемент ИЛИ, элемент задержки и формирователь вычетов по модулю три, причем первый и второй входы элемента ИЛИ являются соответственно первым и вторым информационными входами устройства, выход элемента ИЛИ соединен с тактовым входом регистра сдвига и счетным входом счетчика, единичный и первый нулевой входы первого триггера подключены соответственно к первому и второму информационным входам устройства, прямой выход первого триггера соединен с информационным входом регистра сдвига, установочный вход устройства подключен к второму нулевому входу первого триггера, нуле вому входу второго триггера, входам установки в О, счетчика и регистра сдвига и установочному входу формирователя вычетов по модулю три, прямой выход первого разряда счетчика соединен с первым информационным входом формирователя вычетов по модулю три, инверсный выход второго разряда счетчика соединен с тактовым входом второго триггера, информационный вход которого соединен с шиной единичного потенциала устройства, вход конца контроля устройства соединен с вторым информационным входом формирователя вычетов по моду лю три и входом элемента задержки, вых од которого соединен с тактовым входом узла сравнения, выход несравнения которого является выходом сбоя устройства, прямой выход второго триггера соединен с третьим информационным входом формирователя вычетов

5

5

о

5

0

5

0

по модулю три, выходы первого и второго разрядов регистра сдвига соединены с четвертым и пятым информационными входами формирователя вычетов по модулю три соответственно, выходы формирователя вычетов по модулю три соединены с первой группой информационных входов узла сравнения, вторая группа информационных входов которого соединена с выходами двух старших разрядов регистра сдвига. I

2. Устройство по п„1, о т л и - чающееся тем, что формирователь вычетов по модулю три содержит два триггера, сумматор, элемент ИЛИ, элемент И-НЕ и три элемента И, причем выход элемента ИЛИ соединен с первым входом первого элемента И, выход которого соединен с тактовыми входами первого и второго триггеров, прямые выходы которых соединены с первыми входами второго и третьего элементов И соответственно, прямые выходы первого и второго триггеров сое- динены с перчым и вторым входами элемента И-НЕ, выход которого соединен с с вторыми входами второго и третьего элементов И, первый и второй разряды выхода результата сумматора соединены с информационными входами соответственно первого и второго триггеров, прямые выходы которых соединены с вторыми разрядами первого и второго операндов сумматора соответственно, выход переноса сумматора подключен к входу переноса сумматора, нулевые вхсг- ды первого и второго триггеров подключены к установочному входу формирователя, первый и второй входы элемента ИЛИ подключены соответственно к первому и второму информационным входам формирователя, второй вход первого элемента И является третьим информационным входом формирователя, первые разряды входов первого и второго слагаемых сумматора являются чет- четвертым и пятым информационным входами формирователя, выходы второго и третьего элементов И являются выходами формирователя.

Фиг.З

5h U3

-9I

м

Cvl

Изобретение относится к автоматике и вычислительной технике и может быть использовано при сопряжении вычислительных машин с периферийными устройствами. Цель изобретения - расширение области применения устройства. Устройство содержит регистр 1 сдвига, формирователь 2 вычетов по модулю три, счетчик 3, триггеры 4, 5, элемент ИЛИ 6, элемент 7 задержки и узел 8 сравнения. Единичная и нулевая информация последовательным кодом в виде импульсов поступает соответственно на информационные входы 9, 10 устройства. Информация накапливается на регистре сдвига 1. С помощью счетчика 3 и триггера 5 осуществляется формирование тактовых сигналов для последовательного сложения содержимого очередных двух разрядов принятой информации к текущему значению вычетов формирователя 2. Окончательное формирование вычета по модулю три в формирователе 2 и тактирование узла 8 для сравнения этого вычета с принятыми контрольными разрядами осуществляется сигналом конца слова, поступающим на вход 12 устройства. 1 з.п.ф-лы, 4 ил.