Модуль однородной вычислительной среды Советский патент 1990 года по МПК G06F7/00 G06F15/16 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении однородных вычислительных структур.

Цель изобретения - повышение быстродействия.

На чертеже представлена схема модуля однородной вычислительной среды

Модуль однородной вычислительной среды содержит блок 1 приема запросов, блок 2 передачи запросов, блок 3 приема ответов, блок 4 передачи ответов, триггер 5, вычислительный блок б, блок 7 настройки и коммута- тор 8..

Модуль однородной вычислительной среды работает следующим образом.

Блок 1 настраивается на прием сигналов от одного (в случае одномем- бранных вычислительных структур) или нескольких соседних модулей (при объединении результатов, полученных при работе одномембранных структур) в случае их готовности передать ин- формацию . Работа блока 1 описывается выражением Z1 - (XI i VY1)(X12V Y2)(X13 VY3)Y5,

где ХИ-Х13 - сигналы на информаци- онных входах блока 1i

Y1-Y3 - сигналы, поступающие

на первый, второй и тртий управляющие входы блока 1;Y5 сигнал, поступающий на

Четвертый управляющий вход блока 1J ZJ - сигнал на выходе блока 4

Блок 2 служи-т для передачи сосед- ,ним модулям сигналов, соответствую- , щих готовности модуля передать информацию. Работа блока 2 описывается выражениями

Z21 - Y9. QVY5, Z22 - QVY5, Z23 - Y5 Y11 Q VY5,

50

де - операция конъюнкции , Y9-Y11 - сигналы, поступающие на второй, третий и четвертый управляющие входы блока 2 i.

Z21-Z23 - сигналы на выходах блока Q - сигнал, поступающий на первый управляющий вход блока 2.

5

0 5

0

5

0

э

. Блок 3 служит для приема от соседних модулей сигналов, соответствующих завершению приема информации соседними модулями. Работа блока 3 описывается выражением

Z3 - Х31 Х32 ХЗЗ Y5,

где Х31-ХЗЗ - сигналы на информационных входах блока 3; Z3 - сигнал на выходе блока 3.

Блок 4 служит для передачи соседним модулям сигналов, соответствующих завершению приема информации модулем. Работа блока 4 описывается выражениями

Z4J Y5 Y6 QVY5, Z42 Y5 Y7 Q VY45, Z43 Y5 Y8 Q VY5,

где Y6-Y8 - сигналы, поступающие на второй, третий и и четвертый управляющие входы блока 4; Z41-Z43 - сигналы на выходах

блока 4.

Основными режимами функционирования модулей однородной вычислительной среды являются настройка, передача информации, прием информации, вычисление и ретрансляция информации.

При настройке модуля в память блока 7 записывается код настройки, задающий требуемую структуру соединений входов модуля с его выходами, настройку блока 6 на выполнение требуемой функции. При настройке триггеры 5 сбрасываются в О, установ- .;ка в 1 осуществляется при появлении единичных сигналов на четвертом управляющем входе и затем на выходе блока 1.

Передача информации.Если триггер

5находится в состоянии 1, то блок

6запускается на обработку информации, поступающей в него из оперативного регистра блока настройки, результат работы записывается в оперативный регистр блока настройки, после чего блок настройки выдает единичные сигналы на восьмой, девятый

и десятый выходы, под действием которых, а также единичного сигнала с выхода триггера 5 блок 2 вырабатывает

сигналы запросов к соседним модулям. 1i

Прием информации. Сигналы запросов поступают на входы блоков 1 соседних модулей. Если блок I соседнего модуля вырабатывает единичный сигнал, то триггер 5 устанавливается в I . Единичный сигнал с выхода триггера 5 поступает на третий управляющий вход блока 7 и запускает его на прием информации от соответствующих модулей однородной вычислительной среды. Информация принимается в оперативный регистр блока 7, с выходов которого она поступает в блок 6 для дальнейшей обработки, а результат записывается в оперативный регистр блока настройки. После этого модуль формирует сигнал ответа тем модулям, от которых он принял информацию.

Единичный сигнал с соответствующего выхода блока 4 поступает на информационный вход блока 3 предыдущих модулей, работающих в режиме передачи информации, и устанавливает их триггеры 5 в О, если на вторых управляющих входах блоков 3 соответствующих модулей имеется сигнал 1.

При изменении сигнала с 1 на О на выходе блока 1 из блока 2 выдается информация на выходы признака готовности результата модуля. Когда эта информация принята соседними модулями однородной вычислительной среды, то триггер 5 выходным сигналом блока 3 сбрасывается в О при условии, что на соответствующем управляющем входе блока 3 имеется сигнал 1.

Изменение сигнала с 1 на О на выходе триггера 5 показывает, что соседние модули приняли информацию, и очередные данные могут быть приняты данным модулем.

При настройке модуля на ретрансляцию информации на одиннадцатом выходе блока 7 устанавливается низкий уровень. Тем самым блоки 1-4 переводятся в пассивное состояние - на их выходах устанавливаются пассивные уровни, а коммутатор 8 переводится в активное состояние. Информация с информационных входов модуля поступает соответственно на первую, вторую и третью группы информационных входов коммутатора 8, а с выходов коммутатора - на выходы результата, признака готовности результата и признака заверше- ния приема информации модуля. Управление коммутацией осуществляется сигналами, поступающими с пятого по одиннадцатый выходы блока настройки 7 уровень которых задается при настройк

0

5

0

5

модуля на ретрансляцию информации. В этом режиме модуль осуществляет прием и передачу информации и сигналов Запрос и Ответ с минимальной задержкой.

Формула изобретения

Модуль однородной вычислительной среды, содержащий блок приема запросов, блок приема ответов, блок передачи запросов, блок передачи ответов, блок настройки, вычислительный блок и триггер, причем информационные входы модуля подключены соответственно к информационным входам первой группы блока настройки, выходы первой группы которого подключены соответственно к информационным входам вычислительного блока, выходы которого подключены соответственно к информационным входам второй группы блока настройки, выходы второй группы которого подключены соответственно к выходам результата модуля, вход режима, входы запросов и входы ответов модуля подключены соответственно к первому управляющему входу блока настройки, к информационным входам блока приема запросов и информационным входам блока приема ответов, первый, второй и третий выходы блока настройки подключены соответственно к первому, второму и третьему управляющим входам ьлока приема запросов, выход которого подключен к входу установки в 1 триггера и второму управляющему входу блока настройки, четвертый выход которого подключен к первому управляющему входу блока приема ответов, выход которого подключен к входу установки в О триггера, выход которого подключен к третьему 5 управляющему входу блока настройки и первым управляющим входам блока передачи запросов и блока передачи ответов, выходы которых подключены соответственно к выходам признака готовности результата и к выходам признака завершения приема информации модуля, выходы с пятого по десятый блока настройки подключены соответственно к второму, третьему и четвертому управляющим входам блока передачи ответов, к второму, третьему и четвертому управляющим входам блока передачи запросов.отличающийся тем, что, с целью

0

5

0

0

5

повышения быстродействия) он содержит коммутатор, причем информационные входы, входы запросов и входы ответов модуля подключены соответственно к информационным входам первой второй и третьей групп коммутатора, выходы первой, второй и третьей групп которого подключены соответственно к выходам результата, к выходам признака готовности результата и выходам признака завершения приема информации модуля, выходы с пя

того по десятый блока настройки подключены соответственно к управляющим входам с первого по шестой коммутатора, одиннадцатый выход блока настройки подключен к четвертому управляющему входу блока приема запросов, второму управляющему входу блока приема ответов, пятому управляющему входу блока передачи запросов, пятому управляющему входу блока передачи ответов и седьмому управляющему входу коммутатора,

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении однородных вычислительных структур. Цель изобретения - повышение быстродействия. Цель достигается тем, что модуль однородной вычислительной среды содержит блок 1 приема запросов, блок 2 передачи запросов, блок 3 приема ответов, блок 4 передачи ответов, триггер 5, вычислительный блок 6, блок 7 настройки и коммутатор 8. 1 ил.