Устройство цикловой синхронизации Советский патент 1990 года по МПК H04L7/08 

ел

со

а | ел

Изобретение относится к электросвязи и может использоваться в системах передачи дискретной ниформации для цшсловой синхронизации.

Целью изобретения является повышение помехоустойчивости. .

На чертеже представлена структурная электрическая схема предлагаемого устройства цикловой синхрониз-ации Устройство цикловой синхронизации содержит регистр I,сдвига, блок 2 обнаружителей ошибок в синхрогруппах, формт-фователь 3 управляющего сигнала и счетчик 4 импульсов. Блок 2 обнару7 ителей ошибок в синхрогруппах содержит обнаружители 5 опглбок в синхрогр|уппах. Формирователь 3 управлянядего сигнала содержит сумматор 6 и компаратор 7. Устройство работает следующим образом. Входной цифровой сигнал поступает на информационный вход регистра 1,. на тактовый вход которого подаются тактовые импульсы. При этом с задержкой (K-1)L+n тактовых интервалов (Т) (где К - количество цикловых интервалов (циклов); L - количество Р Р Р Р

-где Рд-Р ,,- весовыекЪэффициенты, выраженные в двоичном коде и определяемые, исходя из вероятности возникновения события R при заданных значениях п, вероятности ошибки в канале связи и1 0-т4-1,т- допустимое количество ошибок в при имаемой синхрогруппе.

Сумматор 6 (имеющий К-входов) выполнен в виде К последоваетльно соединенных блоков суммирования. При этом входы блоков суммирования являются входами сумматора 6, а йыход последнего блока суммирования является выходом сумматора 6. На входы сумматора 6 подаются с выходов обнаружителей 5 сигналы весовых коэфрициентов. Сумматор 6 осуществляет суммтфование всех К значений весовых коэффитактовых интервалов в цикловом интервале; п - колгшество тактовых интервалов в цикловом синхросигнале) на дополнительном выходе (выходе переноса) регистра 1 появляется цифровой сигнал, а на К-выходах (каждый из которых соответствует группе разрядов) регистра 1 образуются К кодовых комбициентов (Р .) и формирует на выходе сигнал подобия S, значение которого определяется количеством ошибок во всех принимаемых синхрогруппах. Причем, если все К синхрогрупп принимаются без ошибок, значение сигнала S достигает максимального значения S

MK а при наличии ошибок в синхрогруппах значение сигнала S уменьшается.

Компаратор 7 сравнивает значение сигнала подобия S с выхода сумматора 6 со значением порогового кода и в случае превьшения сигналомS значени порогового кода компаратор 7 формирует сигнал установки, который поступает на установочный вход счетчика 4.

Л.пя случая конкретной реализации устройства цикловой синхрои зации. при совпадении принимаемой синхрогруппы и эталонной синхрогруппы на п-позициях (событие RO)J при совпадении принимаемой синхрогруппыи эталонной синхрогруппы на п-1 позициях (событие R,); при совпадении принимаемой синхрогруппы и эталонной синхрогруппы на п-га позициях (событие R ; -при совпадении принимаемой синхрогруппы и эталонной синхрогруппы менее, чем на п-т позициях (событие К„,), наций длиной п. ПРИЧЕМ каждая кодовая комбинация на К-выходах регистра 1 задержана относительно другой на величину L Т. Кодовые комбинации с К-выходов регистра 1 поступают на соответствующие К-входы блока 2 обнаружителей, который содержит К обнаружителей 5, выполненных в виде формирователей сигналов весовых коэффициентов, определяющих величину искажения синхрогруппы. В обнаружителях 5 происходит сравнение поступающих кодовых комбинаций синхрогрупп с эталонной синхрогруппой, а результат сравнения, выдержанный в значениях весовых коэффициентов, определяет количество ошибок в принимаемой синхрогруппе. Алгоритм формирования сигналов весовых коэффициентов определяется выражением а именно, при К 4 и п 7 значения весовых коэффициентов составляют: Рд 11 (при совпадении принятой синх рогруппы и эталонной синхрогруппы на п позициях (7) и Р 10 (при совпадении принятой синхрогруппы и эталрнной синхрогруппы на п-1 позициях (6) При этом на выходе сумматора 6 сигнал подобия S принимает след ющие зна чения: S 1100 (или в десятичной форме 12) при безошибочном приеме всех четырех синхрогрупп; S 10) 1 (или в десятичной форме 11) при безошибочном приеме трех синхрогрупп и приеме одной синхрогруппы с одной ошибкой. Таким образом, при задании порогового кода в виде числа 1010 (в десятичной форме число 10) компаратор формирует сигнал установки счетчика 4, как в случае безошибочного приема четырех синхрогрупп, так и в случае приема синхрогрупп с одной ошибкой. При задании порогового кода в виде числа 1001 (число 9 в десятичной форме) компаратор 7 формирует вы ходной сигнал при значении сигнала подобия S равным 1010, 1011 и 1100, т.е. обеспечивает выдачу сигнала установки счетчика 4 при наличии в четырех входных синхрогруппах двух оди ночных ошибок в двух синхрогруппах. либо при наличии двойной ошибки в одной синхрогруппе. Формула изобретения Устройство цикловой синхронизации, содержащее последовательно соединенные формирователь управляющего сигнала и счетчик импульсов, а также регистр сдвига, тактопый вход регистр. с двига подключен к тактовому входу счетчика импульсов, причем информационный вкод и тактовый вход регистра сдвига и выход счетчика импульсов являются соответственно информацион ным входом, тактовым входом и выходом устройства, отличающеес я тем, что, с целью повышения помехоустойчивости, введенблок обнаружителей ошибок в синхрогруппах, при этом входы блока обнаружителей сшибок в синхрогруппах подключены к соответствующим выходам регистра сдвига, а выходы блока обнаружителей ошкбок в синхрогруппах подсоединены к сэответствующим входам формирователя управляющего сигнала, причем пороговый- вход формирователя управлягоЕ1его сигнала и дополнительньпЧ выход регистра сдвига являются соответственно пороговым входом и дополнительным выходом устройства.

Изобретение относится к электросвязи и может использоваться в системах передачи дискретной информации для цикловой синхронизации. Целью изобретения является повышение помехоустойчивости. Входной цифровой сигнал поступает на информационный вход регистра 1 сдвига, с выходов которого соответственно задержанные кодовые комбинации следуют на входы блока 2 обнаружителей ошибок в синхрогруппах, который содержит К обнаружителей 5, выполненных в виде формирователей сигналов весовых коэффициентов, определяющих величину искажения синхрогруппы. Сигналы с выходов блока 2 обнаружителей ошибок в синхрогруппах поступают через сумматор 6 в компаратор 7, который сравнивает значение сигнала с выхода сумматора 6 со значением порогового кода. При превышении значения последнего компаратор 7 формирует сигнал установки, который осуществляет фазирование счетчика 4 выходных импульсов. 1 ил.