Выходное устройство на МДП-транзисторах Советский патент 1990 года по МПК H03K19/94 

Изобретение относится к цифровой электронной технике и может быть использовано в качестве формирователя сигналов или буферного выходного устройства в МДП-интегральных схемах.

Цель изобретения - повышение помехоустойчивости и надежности путем введения в устройство элемента задержки, элементов И и ИЛИ и двух пар МДП-транзи- сторов дополняющего типа.

Введенные логические элементы при изменении входного сигнала формируют управляющие сигналы, обеспечивающие быстрое переключение выходных транзисторов. Введенные дополнительно МДП- транзисторы обеспечивают статическое состояние, характеризующееся пониженным управляющим напряжением на затворах выходных транзисторов. В результате устраняются ложные срабатывания выход- ного каскада и уменьщается величина сквозных токов при коротких замыканиях выходной щины или при переключении выходной шины на большую емкостную нагрузку.

На чертеже приведена принципиальная схема выходного устройства на МДП-тран- зисторах.

Устройство содержит выходной транзистор 1 р-типа и выходной транзистор 2 п-ти- па. которые соединены последовательно и образуют выходной каскад 3, четыре транзистора 4-7 р-типа, четыре транзистора 8- 11 п-типа, инвертор 12, элемент И 13, элемент ИЛИ 14 и элемент 15 задержки.

Выход инвертора 12 через элемент 15 задержки подключен к первым входам элементов И 13 и ИЛИ 14. Входная шина 16 соединена с входом инвертора 12, с входами элементов И 13 и ИЛИ 14, а также с затворами первого 4 и второго 5 транзисторов р-типа и первого 8 и второго 9 транзисторов п-типа. Выходы элементов И 13 и ИЛИ 14 подключены соответственно к затворам третьего транзистора 10 п-типа и третьего транзистора 6 р-типа.

Стоки первого 4 и четвертого 7 транзисторов р-типа, первого 8 и третьего 10 транзисторов п-типа, затворы четвертого 7 и выходного 1 транзисторов р-типа обьедине- ны,

Стоки второго 5 и третьего 6 транзисторов р-типа, второго 9 и четвертого 11 транзисторов п-типа, затворы четвертого 11 и выходного 2 TpaH3MCtopOB п-типа также объ- единены.

Истоки транзисторов р-типа и истоки транзисторов п-типа соответственно объединены и подключены к шине 17 питания и общей шине 18.

Стоки выходных транзисторов 1 и 2 подключены к выходной шине 19.

Устройство работает следующим образом.

При подаче на входную шину 16 напряжения высокого уровня на выходе элемента И 13 формируется короткий, определяемый временем задержки элемента 15 задержки, импульс напряжения высокого уровня, который открывает третий транзистор 10 п-типа. На затвор выходного транзистора 1 р-типа при этом поступает потенциал общей шины

18.Поэтому указанный транзистор 1 максимально открыт и быстро заряжает емкость нагрузки, подключенную к выходной шине

19,до напряжения питания.

По окончании короткого импульса на выходе элемента И 13 третий транзистор 10 п-типа запирается, а первый транзистор 8 п-типа остается открытым. Открыт при этом и четвертый транзистор 7 р-типа, который совместно с первым транзистором 8 п-типа образует делитель напряжения. В статическом состоянии напряжение на выходе этого . делителя напряжения больше потенциала общей шины 18. Выходной транзистор 1 р-типа при этом открыт, но напряжение на его затворе (затвор-исток) не равно напряжению питания, а значительно меньше. Поэтому при коротком замыкании выходной шины 19 на общую шину через выходной транзистор 1 р-типа может протекать ток только ограниченной величины, который значительно меньше максимального тока этого транзистора при его включении за счет кратковременного транзистора 10.

Выходной транзистор 2 п-типа в этом состоянии закрыт лолностью, так как открыт второй транзистор 9 п-типа, а второй 5 и третий 6 транзисторы р-типа заперты.

По окончании импульса напряжение на входной шине 16 элемент ИЛИ 14 формирует на своем выходе такой же короткий импульс напряжения низкого уровня, которь1й открывает третий транзистор 6 р-типа. Второй транзистор 9 п-типа при этом уже заперт. Поэтому за затворе выходного транзистора 2 п-типа формируется короткий импульс напряжения высокого уровня, которое близко к напряжению на шине 17 питания;

Через открытый выходной транзистор 2 п-типа емкость нагрузки быстро разряжается до потенциала общей шины 18. Несмотря на то, что четвертый транзистор 11 п-типа при этом также открыт, он практически не оказывает влияния на величину напряжения затвора выходного транзистора 2 п-типа.

Сопротивления третьих транзисторов 6 и 10 в открытом состоянии выбираются значительно меньше сопротивлений соответствующих четвертых транзисторов 11 и 7 другого типа проводимости.

В статическом состоянии при низком значении напряжения на входной шине 16 третий транзистор 6 р-типа заперт, как заперт и второй транзистор 9 п-типа. Но при этом открыты второй транзистор 5 р-типа и четвертый транзистор 11 п-типа, которые образуют делитель напряжения. Напряжение на выходе этого делителя напряжения меньше напряжения питания. Поэтому выходной транзистор 2 п-типа хотя и открыт, но не в максимальной степени, так, что сопротивление его ограничено снизу. В результате при коротком замыкании выходной шины 19 на шину питания ток через выходной транзистор 2 п-типа ограни- чен, что не приводит к его разрушению из-за большой рассеиваемой мощности.

Таким образом, в устройстве обеспечивается быстрый перезаряд нагрузочной емкости при уменьшении напряжения на входной шине 16 за счет наличия третьих транзисторов 6 и 10, передающих на затворы выходных транзисторов 1 и 2 весь перепад напряжения питания. В то же время наличие дополнительных транзисторов 7 и 11 в сочетании и имеющимися транзисторами 5 и 8 обеспечивает в статическом состо- янии пониженное управляющее напряжение затвор - исток выходных транзисторов 1 и 2. При этом достигается повы- шение надежности за счет уменьшения замыкания транзисторов выходного каскада 3 и устраняются ложные срабатывания устройства как при коротких замыканиях выходной шины 19, так и при подключении выходной шины 19 к большой емкостной нагрузке в случае работы выходного устройства на общую магистраль,

Формула изобретения

Выходное устройство на МДП-транзи- сторах, содержащее инвертор, выходной транзистор р-типа, выходной транзистор п- типа, первый и второй транзисторы р-типа и первый и второй транзисторы п-типа, выходные транзисторы включены последовательно между шиной питания и общей шиной, а их стоки подключены к выходной шине, исток первого транзистора р-типа, который включен последовательно с первым транзистором п-типа, подключен к шине пи- тения, а исток второго транзистора п-типа, который включен последовательное вторым транзистором р-типа, подключен к общей шине, затворы первого транзистора п-типа и второго транзистора р-типа, а также вход инвертора соединены с входной шиной, о т- л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости и надежности, введены элементы задержки, элемент И, элемент ИЛИ, третий и четвертый транзисторы р-типа, третий и четвертый транзисторы п-типа, причем выход инвертора через элемент задержки соединен с первыми входами элементов И и ИЛИ, вторые входы которых подключены к входной шине, а выходы - к затворам третьих транзисторов соответственно п- и р-типов, истоки транзисторов р-типа соединены с шиной питания, а истоки транзисторов п-типа - с общей шиной, сток и затвор четвертого транзистора р-типа, стоки первого и третьего транзисторов п-типа объединены и подключены к затвору выходного транзистора р-типа, сток и затвор четвертого транзистора п-тИпа, стоки второго и третьего транзисторов р-типа объединены и подключены к затвору выходного транзистора п-типа, затворы первого транзистора р-типа и второго транзистора п-типа объединены и подключены к входной шине.

Изобретение относится к цифровой электронной технике и может быть использовано в качестве формирователя сигналов или буферного выходного устройства в КМДП интегральных схемах. Цель изобретения - повышение помехоустойчивости и надежности - достигается путем введения в устройство элемента И 13, элемента ИЛИ 14, элемента 15 задержки и двух пар МДП-транзисторов 6, 7 и 10, 11 дополняющего типа. Введенные логические элементы при изменении входного сигнала формируют короткие управляющие сигналы, переключающие транзисторы 6 и 10, что обеспечивает срабатывание выходных транзисторов 1 и 2 и перезаряд нагрузочной емкости. Введенные дополнительно транзисторы 7 и 11 в сочетании с транзисторами 5 и 8, имеющимися в схеме, обеспечивают статическое состояние, характеризующееся пониженным напряжением затвор-исток выходных транзисторов 1 и 2 в открытом состоянии. В результате уменьшается величина сквозных токов выходного каскада 3 при коротком замыкании выходной шины 19 и устраняются ложные срабатывания выходного каскада при работе устройства на "общую" магистраль. 1 ил.