Трехзначный элемент Советский патент 1990 года по МПК H03K19/94 

Фиг.1

Изобретение относится к импульсной технике и может быть использовано при построении вычислительных и управляющих систем с трехзначным алфавитом.

Цель изобретения - расширение функ- циональных возможностей за счет формирования, обратных связей и выполнения функции памяти.

На фиг. 1 представлена электрическая схема устройства,- на фиг. 2 - схема КМДП- инвертора.

Устройство содержит первую 1 и вторую 2 входные шины, первую 3, вторую 4 и третью 5 шины питания, выходную шину 6, КМДП-инверторы,7-16.

В таблице приведены данные истинности трехзначного элемента.

Входы инверторов 7 и 12 соединены с первой входной шиной 1, выход инвертора 16 - с выходной шиной .6, выход инвертора 14 - с выходом инвертора 12, выход инвертора 14-с истоком р-канального транзистора инвертора 16, исток п-канального транзистора инвертора 7 соединен с первой шиной 3 питания, исток п-канального транзистора инвертора 14 - с второй шиной 4 питания, истоки р-канальных транзисторов инверторов 7 и 14 - с третьей шиной 5 питания, с второй входной шиной 2 соединены входы инверторов 8 и 13, выход инвертора 13 соединен с истоком п-канального транзистора инвертора 12, выход инвертора В - с истоком р-канального транзистора инвертора 10, входы инверторов 9 и 11 соединены с выходной шиной 6, выход инвертора 9 соединен с истоком п-канального транзистора инвертора 10, выход инвертора 11 - с истоком р-канального транзистора инвертора

12,вход инвертора 15 - с выходом инвертора 12, выход инвертора 15 - с истоком п-ка- нального транзистора инвертора 16. С первой шиной 3 питания соединены истоки п-канальных транзисторов инверторов 9.

13,15, с второй шиной питания соединены истоки п-канальных транзисторов инверторов 8 и 11 и исток р-канального транзистора инвертора 9, с третьей шиной питания 5 соединены истоки р-канальных транзисторов инверторов 7, 8 и 11.

Рассмотрим функционирование элемента. Пусть электрические потенциалы шин питания 3, 4 и 5 - соответственно Ео. Ei и Еа представляют собой логические 0.1 и 2, причем,

Е|-Еи ипор.1б{1,2Ь(1)

где Unop. - пороговое напряжение МДП- транзистора.

При таких условиях электрический потенциал на выходе КМДП-пары связан с

электрическим потенциалом на ее входах а (затворы) (р-исток), и у (п-исток) следующим образом;

f(Ea,, Еу) Ео.приЕ у Ео,Е а Eo. Е а:

Е. |Ey Ei,Ea E2.E 94Eo:

Е2, Е2,Е а Е2,Е у Е «.

Разорвем связь выходной шины 6 с входом инвертора 9. Объединенные входы инверторов 9 и 11 будем рассматривать в качестве третьего входа устройства. Примем обозначение: z - сигнал на шине 1, х - сигнал на шине 2, у - сигнал на объединенных входах инверторов 9 и 11; fi - сигнал на выходе 1-го инвертора, Рассмотрим все возможные входные наборы из х, у €{0, 1, 2}.

истинности позволяют судить о функционировании любого фрагмента устройства и устройства в целом. Заметим, что F(x, у, ) у и F(x, у, ) х, где F - сигнал на выходе элемента ( le). То есть, в одном

случае на выходе схемы формируется сигнал в точности совпадающий с у, а в другом от у не зависящий. Это означает, что восстановив связь выходной шины элемента с входами инверторов 9 и 11 получают корректную схему, реализующую трехзначную ную функцию тождественный X при (режим записи) и сохраняющую любое из рех возможных здесь значений при (реим хранения результата).

Формула изобретения

40

Трехзначный элемент, содержащий первую входную шину, соединенную с дами первого и второго инверторов, выходную шину, соединенную с выходом третьего инвертора, четвертый инвертор, вход которого соединен с выходом первого инвертора, а его выход - с истоком р-канального

gQ транзистораfisTpeTbero инвертора, первую, вторую и третью шины питания, соединенные соответственно с истоком п-канального тран- чистора второго инвертора, с истоком п-канального четвертого инвертора и истоками

55 Р канальных транзисторов второго и четвер- Tofo инверторов, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены пятый, шестой, седьмой, восьмой, девятый и десятый инверторы, и вторая входная шина.

с которой соединены входы шестого и девятого инверторов, выходы которых соединены соответственно с истоком р-канального транзистора седьмого инвертора и истоком л-канального транзистора первого инвертора, входы пятого и восьмого инверторов соединены с выходной шиной, выход пятого инвертора соединен с истоком р-канального транзистора первого инвертора, выход восьмого инвертора - с истоком п-канально- го транзистора седьмого инвертора, вход седьмого инвертора соединен с выходом второго инвертора, выход седьмого инвертора - с входом третьего инвертора, вход

десятого инвертора соединен с выходом первого инвертора, выход десятого инвертора - с истоком п-канального транзистора третьего инвертора, с первой шиной питания соединены истоки п-канальных транзисторов восьмого, девятого и десятого инверторов, с второй шиной питания соединены истоки р-канальных транзисторов восьмого, девятого, десятого инверторов и исток п-канального транзистора пятого инвертора, с третьей шиной питания соединены истоки р-канальных транзисторов пятого и шестого инверторов.

Изобретение относится к импульсной технике и может быть использовано при построении вычислительных и управляющих систем с трехзначным алфавитом. Цель изобретения - расширение функциональных возможностей за счет формирования обратных связей. Устройство содержит входную шину 1, шины 3, 4, 5 питания, выходную шину 6, КМДП-инверторы 7, 12, 14, 16. Для реализации режима хранения введены КМДП-инверторы 8, 9, 10, 11, 13, 15 и вторая входная шина 2. При работе устройства на входную шину 1 поступает управляющий сигнал "Запись-хранение", а на входную шину 2 - информационный сигнал в трехзначном алфавите. В режиме записи на выходной шине 6 формируется сигнал, значение которого совпадает со значением сигнала на входной шине 2. Этот выходной сигнал сохраняется на все время "хранения". 2 ил.

п

-