Сумматор по модулю два Советский патент 1985 года по МПК G06F7/50 

1 Изобретение относится к вычислительной технике и может быть исполь зовано при создании больших интегральных схем на КМДП-транзисторах д обработки цифровой информации. Цель изобретения - расширение функциональных возможностей за счет суммирования по модулю два четырех операндов. На чертеже представлена принципи альная схема сумматора по модулю дв Сумматор по модулю два содержит два одинаковых по структуре логичес ких узла,, первый из которых образован Р-канальными ЦЦП-транзисторами 1-12, а второй -п -канальными МДПтранзисторами 13-24. Сумматор содер жит также вьщрд 25, шину 26 питания и шину 27 нулевого потенциала. На затворы ЩЩ-траизисторов поступают прямые и инверсные значения 062 входных операндов А, В, С и D. Сумматор работает в соответствии с таб-лицей истинности, которая приведена ниже. В таблице шестнадцати наборам возможных значений входных операндов поставлены в соответствие состояния р-канальных МДП-транзисторов 1-12, а также значения суммы на выходе 25. Данные транзисторы формируют значение 1 на выходе сумматора, тогда как значение О формируется п-канальными МДП-транзисторами 13-24. При этом в состоянии 1 на выходе 25 между выходом и шиной 26 будет цепь последовательно соединенных открытых транзисторов, тогда как между выходом 25 и шиной 27 такой цепи не будет. Аналогично в состоянии О выход -25 будет соединен с шиной нулевого потенциала цепью последователь-, но соединенных h-канальных транзисторов.

СУММАТОР ПО МОДУЛЮ ДВА, содержащий два логических узла, причем первый узел содержит восемь р-канальных МДП-транзисторов, а второй - восемь п-канапьных МДП-транзисторов , в каждом логическом узле исток Пзрвого МДП-транзистора соединен с истоком второго МЦП-транзистора, а их затворы соединены соответственно с прямым и инверсньм входами первого операнда сумматора, сток первого МДП-транзистора соединен с истоками третьего и четвертого МДПтранзисторов, а сток второго МДП-транзистора соединен с истоками пятого и шестого ВДП-транзисторов, затворы третьего и пятого МДП-транзисторов соединены с прямым входом второго операнда сумматора, а затворы четвертого и шестого ЩЩ-транзисторов соединены с инверсным входом второго операнда сумматора, сток третьего ЦЩ1-транзистора соединен со стоком шестого МДП-транзистора, а сток четвертого МДП-транзистора соединен со стоком пчтого. МДП-транзистора, сток седьмого МЦП-транзистора соединен со стоком восьмого ВДП-транзистора и с выходом сумматора, затворы седьмого и восьмого МДП-транзисторов соединены соответст-. венно с прямым и инверсным входами третьего операнда сумматора, исток первого МДП-транзистора первого логического узла соединен с шиной питания сумматора, а исток первого МДП-транзистора второго логического узла соединен с шиной нулевого потенциала сумматора, отличающийс я тем, что, с целью расширения функциональных возможностей за счет суммирования по модулю два четырех I операндов, сумматор дополнительно (Л содержит в первом логическом узле Р-канальные МДП-транзисторы с девятого по двенадцатый, а во втором логическом узле - п -канальные МЦП транзисторы с девятого по двенадцатый, причем в каждом узле .истоки девятого и десятого МДП-транзисторов соединены соответственно со стокасе ми третьего и четвертого МДП-транS зисторов , истоки одиннадцатого и двенадцатого МДП-транзисторов соедио а нены соответственно со стокамичетвертого итретьего ВДП-транзисторов,затворы девятого и одиннадцатогоМДП-тран зисторов соединены с прямым входом четвертого операнда сумматора, а затворы десятого и двенадцатого МДП-тран.зисторов соединены с инверсным входом четвертого операнда сумматора, стоки девятого и десятого ВДП-транзисторов соединены с истоком седьмого МДП-транзистора,астоки одиннадцатого и двенадцатогоМДП-транзисторов с истоком восьмого МДП-транзистора.

10 11

озппзпззпзп

12 13 14 15

16

-hu

1g

Ли Л Л д d& dg

26

Л

ЛЕ

Щ Лё -п- 271 / Ц dt di