Устройство для извлечения квадратного корня Советский патент 1990 года по МПК G06F7/552 

Изобретение относится.к вычислительной технике и может быть использовано для вычисления квадратного корня числа.

Цель изобретения - повышение точности вычисления.

На фиг.1 представлена структурная схема устройства; на фиг.2 - принципиальная схема формирователя пакетов из нечетного числа импульсов в качестве примера реализации. стройство содержит генератор 1 импульсов, элег мент И-НЕ 2, элемент НЕ 3, делитель 4 на 10, перв(ый счетчик 5 импульсов, входной регистр 6, первый цифровой дискриминатор 7, второй счетчик 8 импульсов, дешифратор 9, коммута-с.-: тор 10, третий счетчик 11 импульсов, элемент И 1,2, второй цифровой дискриминатор 13, вход U запуска устройства.

Устройство работает следующим образом.

Исходное число, из которого необходимо извлечь квадратный корень, записывается в регситр 6. Импульс по входу 14 запуска устройства устанавливает счетчики 5, 11 в исходное со-, стояние. Первый импульс с выхода генератора 1 через элемент И-НЕ 2 проходит на входы элемента НЕ 3, делитег ля 4 и счетчика 8. При этом потенциал с первого нечетного выхода де- пгифратора 9 поступает на первый вход ком гутатора 10. Потенциал с выхода коммутатора 10 подготавливает по одному входу элемент И 12. По заднему Лронту входного импульса импульс с выходя элемента И 12 поступает н. вход счетчика 11 и на вход установки в нуль счетчика 8. Вследствие записи импульса в счетчик 11 второй вход коммутатора 10, связанный с вторым нечетным выходом дешифратора 9, подключен к его вьпсоду. Три следующие импульса, составляющих пакет, с выхода генерато:

(Л

сд

;D

00 СП

ел

t5

20

25

pa 1 проходят через элемент И-НЕ 2. По заднему фронту последний, импульс из этого пакета импульсов с выхода эле- мента И 12 устанавливает счетчик 8 и исходное состояние, а в счетчик 11 поступает второй импульс. Теперь третий вход,коммутатора 10, связанный с третьим нечетным выходом дешифратора f 9, подключен к выходу. Так продол- JQ жается до тех пор, пока не вьщелится пакет из (2° - 1) нечетного числа импульсов, после которого первый вход коммутатора Ю опять подключится к его выходу. Формирование следующего пакета из (2 + 1) нечетного числа импульсов происходит следующим образом.

После формирования пакета из (2° -1) нечетного числа импульсов с р-го выхода счетчика 11 на первый вход дискриминатора 13 поступает единичный потенциал, нарушающий равенство чисел на входах дискриминатора 13 после установки счетчика 8 в исходное состояние. При этом с выхода дискриминатора 13 на управляювд1й вход дешифратора 9 поступает запрещающий потенциал. Равновесие восстановит 2-й импульс из очередного пакета . нечетного числа импульсов. Затем (2 -«- 1)-й импульс с первого нечет- ного выхода дешифратора 9 поступит на первый вход коммутатора 10. Таким образом 1ЩФРОВОЙ дискриминатор 13 осуществляет запрет работы дешифра- тора 9 на кратное число 2 число мпульспв при формировании пакетов из нечетного числа импульсов. Количество знаков после запятой в значении квадратного корня из числа определяется числом п, устанавливаемым в делителе 4. При на вход Счетчика 5 поступает число импульсов, равное числу, записанному в регистр 6. В момент сравнения потенциал с выхода дискриминатора 7 поступает на второй вход элемента И-НЕ 2 и запрещает поступление импульсов от ге- нератора 1 в соответствующие блоки. При этом в счетчике 11 записан результат извлечения квадратного корня из числа .(целое значение) . Если , то до сравнения чисел в дискриминаторе 7 с выхода элемента И-НЕ.2 на входы формирователя последовательности нечетных чисел пройдет в 100 раз большее число импульсов, чем значение исходного числа1 записанного

15998554

в регистр 6, При этом результат вы- числения квадратного корня содержит дрполнительно один знак после запятой.

Пример реализации (фиг.2) приведен для более полного понимания работы .формирователя пакетов из нечетного числа импульсов. В качестве дешифратора 9 использована микросхема 155ИДЗ, в качестве коммутатора 10 - 155KI17. Счетчики S-11 импульсов построены на микросхемах 155ИН5, цифровой дискриминатор 13 - на микросхемах 155ЛП5 и 1551Ш1. Схема готова к работе после подачи импульса на вход установки в нуль.выходного счетчика 11. Первый входной импульс записьшается в. первый счетчик 8. Нулевой потенциал с первого нечетного выхода 01 дешифратора 9 поступает на вход DO коммутатора 10, на выходе коммутатора

10устанавливается единичный потенциал. По заднему фронту входного импульса импульс с выхода элемента

И 12 устанавливает счетчик 8 в исходное состояние, а в выходной счетчик

11записан один импульс (корень квадратный из единицы). Это приводит к тому, что вход 1)1 коммутатора 10, связанньй с вторым нечетным выходом дешифратора 9, подключается к выходу коммутатора tO. Теперь только после трех следующих входных импульсов произойдет запись второго импульса

в счетчик 11 и сброс счетчика 8. Так продолжается до выделения, пакета из 15 импульсов. После фор1«ирования пакета из 15 импульсов в выходной счетчик 11 записьюается 8 импульсов и нарушается равенство потенциалов на входах дискриминатора 13. Запрещающий потенциал с выхода дискриминатора 1 3 поступает на .управляющий вход дешифратора 9 и останавливает его работу (на всех выходах - единичный потенциал независимо от состояния адресных входов) до восстановления равенства чисел на входах цифрового дискриминатора 13. Равенство имеет место после поступления на вход счетчика 8-16 импульсов. При этом разрешается работа дешифратора 9, и 17-й /импульс пройдет на вход счетчика 11 (результата). Таким образом, с помощью дискриминатора 13 осуществляется запрет; работы дешифратора 9 на требуемое число импульсов, кратное1б. Поскольку в приведенном примере выходной счетчик 11 содержит семь

30

35

40

45

50

55

разрядов, то максимальное число импульсов на входе схемы может быть до2 Формула изобретения

И-НЕ, а выход.подключен к входу пер вого счетчика импульсов, вьвсод элемента НЕ соединен с первым входом элемента И, второй вход которого по ключен к выходу коммутатора, а выход - к- счйтному входу третьег о сче чяка .импульсов и входу установки в О второго счетчика импульсов, р 10 выходов младгаих разрядов которого (где р - нечетное число импульсов в пакете) соединены с адресными входа дешифратора, выходы нечетных разрядов которого объединены с управляюУстройство для извлечения квадратного корня, содержащее генератор импульсов, Элемент И-НЕ, первый вход которого соединен с выходом генера- тора импульсов, входной регистр, первый счетчик импульсов и первый цифровой дискриминатор, входы первой группы которого соединены с выходами входного регистра, входы второй груп- . щими входами коммутатора, ин«|юрма- пы - с разрядными выходами первого ционные входы которого подключены счетчика импульсов, а выход подключен i к второму входу элемента И-НЕ, второй счетчик-импульсов, счетный вход которого соединен с выходом элемента И-НЕ, отличающееся тем, что, с целью повышения точности дискриминатор, де шифратор, третий счетчик иипульсов, коммутатор и делитель

на 10 (где число знаков после запятой в значении корня), вход которого обьединен с входом элемента НЕ и соединен с выходом элемента

к р-1 выходам младших разрядов трет его счетчика импульсов, выходы стар ших разрядов которого соединены с

20 входами первой группы второго цифро вого дискриминатора, входы второй группы которого подключены к выхода старших разрядов второго счетчика импульсов, а выход - к управляющему

25 входу дешифратора, входы установки ;в О первого и второго счетчиков и пульсов объединены и соединены с вх дом запуска устройства.

1599855

И-НЕ, а выход.подключен к входу первого счетчика импульсов, вьвсод элемента НЕ соединен с первым входом элемента И, второй вход которого подключен к выходу коммутатора, а выход - к- счйтному входу третьег о счет- чяка .импульсов и входу установки в О второго счетчика импульсов, р выходов младгаих разрядов которого (где р - нечетное число импульсов в пакете) соединены с адресными входами дешифратора, выходы нечетных разрядов которого объединены с управляющими входами коммутатора, ин«|юрма- ционные входы которого подключены

. щими входами коммутатора, ин«|юрма- ционные входы которого подключены

к р-1 выходам младших разрядов третьего счетчика импульсов, выходы старших разрядов которого соединены с

20 входами первой группы второго цифрового дискриминатора, входы второй группы которого подключены к выходам старших разрядов второго счетчика импульсов, а выход - к управляющему

25 входу дешифратора, входы установки ;в О первого и второго счетчиков импульсов объединены и соединены с входом запуска устройства.

Изобретение относится к вычислительной технике и может быть использовано для вычисления квадратного корня из числа. Цель достигается тем, что в устройство, содержащее генератор импульсов, элемент И-НЕ, входной регистр, первый счетчик импульсов, первый цифровой дискриминатор и второй счетчик импульсов, дополнительно введены элемент НЕ, элемент И, дешифратор, коммутатор, второй цифровой дискриминатор, третий счетчик импульсов, делитель на 10^2N в сочетании с выполненными определенным образом связями этих блоков. 2 ил.