Адаптивный приемник относительного биимпульсного сигнала Советский патент 1990 года по МПК H04L5/14 

Изобретение относится к технике электросвязи и может использоваться в стыковом приемном оборудовании основного цифрового канала и в системах передачи данных.

Цель изобретения - повышение достоверности при сосредоточенных помехах и обеспечение контроля пропадания входного сигнала.

На чертеже представлена структурная электрическая схема предлагаемого адаптивного приемника.

Адаптивный приемник относительного биимпульсного сигнала содержит фиксатор 1 переходов, выделитель 2 тактовой частоты, формирователь 3 импульсов, формирователь 4 сигнала, регистр 5 сдвига, дешифратор 6 сигнала, первый делитель - дешифратор 7, первый накопитель 8, триггер 9, первый 10, второй 11 и третий 12 элементы И, элемент И-НЕ 13, второй делитель-дешифратор 14, четвертый 15 и пятый 16 элементы И, второй накопитель 17, шестой элемент И 18.

Приемник работает следующим образом.

На вход фиксатора 1 переходов поступает относительный биимпульсный сигнал, являющийся композицией трех сигналов; информационного, тактового и октетного (синхронизирующего), при передаче которого исключаются Соответствующие тактовые переходы. На выходе фиксатора 1 переходов вырабатываются узкие импульсы на месте всех переходов входного сигнала. Выделитель 2 тактовой частоты вырабатывает гармоническое колебание, синхронное и синфазное с моментами появления переходов сигнала, причем амплитудные значения этого колебания совпадают по времени с моментами поступления переходов сигнала, а частота этого колебания равна удвоенной тактовой частоте принимаемого сигнала. Формирователь 3 импульсов вырабатывает из гармонического колебания последовательность прямоугольных импульсов со скважностью два, фронты которых совпадают с моментами перехода через ноль гармонического колебания. Формирователь 4 сигнала служит для расширения коротких импульсов, получаемых на выходе фиксатора 1 переходов. Расширенные импульсы с выхода формирователя 4 сигнала поступают на регистр 5 сдвига, в котором происходит преобразование последовательного кода в параллельный, в каждом из разрядов которого побитно чередуются символы информационной составляющей и тактовые импульсы с октетным сигналом, т.е. тактовый сигнал представляет собой последовательность вида Ш...10Ш,..101...

Для основного цифрового канала периодичность следования октетного сигнала со- ставляет 16 тактовых интервалов с учетом информационной составляющей. Для этого случая разрядность регистра 5 сдвига Должна составлять 16 бит.

Дешифратор 6 сигнала, подключаемый 0 к выходам ячеек регистра 5 сдвига только с четными (либо только с нечетными) номерами, предназначен для формирования откликов, появляющихся всякий раз, как в его входном сигнале появляется комбинация 5 вида 111...10, т.е. комбинация, совпадающая по виду с тактовой последовательностью с октетным сигналом. Моменты возникновения этих откликов совпадают с моментами октетного сигнала. 0 Первый 7 и второй 14 делители-дешифраторы имеют коэффициент деления такой же как период следования октетного сигнала, который равен 16.

В режиме установленного синхрониз- 5 ма узкие импульсы на первом выходе первого делителя-дешифратора 7 совпадают по времени с моментами появления периодически следующих откликов дешифратора 6 сигнала. При этом четвертый элемент 0 И 15 открывается и его выходной импульс производит установку первого накопителя 8 в исходное состояние.

Информационный сигнал вырабатывается триггером 9. информационный вход 5 которого подключен к выходу соответствующего разряда регистра 5 сдвига, а тактовый вход соединен с вторым выходом первого делителя-дешифратора 7, на котором действует поделенный на два такто- 0 вый сигнал с выхода формирователя 3 импульсов.

На выходе первого элемента И 10 действует октетный (синхронизирующий) сигнал.

45 При одиночной ошибке в поступающем синхросигнале на выходе четвертого элемента И 15 не появляется импульс, первый накопитель 8 не установлен и в него записывается через информационный вход, соединенный с 50 инверсным выходом дешифратора 6 сигнала сигнал ошибки. Если в следующем цикле синхросигнал появляется снова, то записанный в первый накопитель 8 сигнал ошибки стерт, Таким образом, одиночные ошибки в посту- 55 пающем синхросигнале не приводят к потерям синхронизирующего импульса на соответствующем выходе адаптивного приемника.

В состоянии установленного синхронизма и при отсутствии ошибок в синхросигнале на выходе второго делителя-дешифратора 14 действует узкий импульс, совпадающий с моментами поступления периодических откликов на прямом выходе дешифратора 6 сигнала.

При этом второй накопитель 17 фиксирует состояние установленного.синхронизма, подтверждаемое в каждом цикле, элемент И-НЕ 13 блокируется сигналом с инверсного выхода дешифратора 6 сигнала и тактовая последовательность с выхода формирователя 3 импульсов непрерывно проходит через второй элемент И 11 на тактовый вход второго делителя-дешифратора 14, а третий элемент И 13 блокирован по инверсному входу и установок в исходное состояние второго накопителя 17 не происходит.

При появлении одиночной ошибки в принимаемом синхросигнале в данном цикле элемент И-НЕ 13 не блокируется, что приводит к запиранию второго элемента И 11 и отпиранию третьего элемента И 12, т.е. прерывается подача тактовых импульсов на второй делитель-дешифратор 14 и производится установка в начальное состояние второго накопителя 17. Перерыв в подаче тактовой частоты продолжается до появления очередного отклика на прямом выходе дешифратора 6 сигнала, от которого начинается отсчет цикла вторым делителем-дешифратором 14. По окончании этого цикла, в зависимости от того, появляется в данной момент отклик или нет, второй накопитель .17 либо зафиксирует его, либо снова уста- новлен в исходное состояние.

При действительной потере синхронизма моменты появления импульсов на первом выходе первого делителя-дешифратора 7 не совпадают с моментами поступления откликов дешифратора 6 сигнала и первый накопитель 8 зафиксирует через определенное число циклов потерю синхронизма.

Одновременно совокупность из элемента И-НЕ 13 второго элемента И 11 второго делителя-дешифратора 14 осуществляет, в соответствии с описанным принципом, поиск нового временного положения периодических откликов дешифратора 6 сигнала. После фиксации синхронизма вторым накопителем 17 срабатывает пятый элемент И 16 и производится перефазировка первого делителя-дешифратора 7 через его установоч- ный вход и тем самым синхронизм восстановлен.

Целесообразно выбирать коэффициент накопления первого накопителя 8 больше коэффициента накопления второго накопителя 17.

.

Таким образом, переустановки синхронизма в предлагаемом адаптивном приемнике возможны лишь при одновременной фиксации потери синхронизма первым на- 5 копителем 8 и наличия синхронизма вторым накопителем 17.

Это приводит к достижению цели при пакетирующихся ошибках и высоких коэффициентах ошибок в канале связи.

0 При перерыве связи (сплршных ошибках), когда первый накопитель 8 фиксирует потерю синхронизма, а второй накопитель 17 его не фиксирует, срабатывает шестой элемент И 18 и на соответствующем выхо5 де адаптивного приемника возникает аварийный сигнал. При этом одновременно блокируется выдача октетного (синхронизирующего) сигнала, а в качестве информационного сигнала за счет воздей0 ствия аварийного сигнала на установочный вход триггера 9 и на выход выдан сигнал из сплошных единичных посылок, соответствующий сигналу индикации аварийного состояния, что согласуется с принципами

5 технического обслуживания каналов и трактов.

Формула изобретения

30Адаптивный приемник относительного

биимпульсного сигнала, содержащий последовательно соединенные фиксатор переходов, выделитель тактовой частоты, формирователь.импульсов, формирователь 35 сигнала, к второму входу которого подключен выход фиксатора переходов, и регистр сдвига, второй вход и выходы которого соединены соответственно с выходом формирователя импульсов и с входами дешифратора 0 сигнала, инверсный выход которого подключен к информационному входу первого накопителя, и с информационным входом триггера, выход которого является информационным выходом приемника, входом и

5 синхронизирующим и тактовым выходами которого являются соответственно вход фиксатора переходов, выход первого элемента И, к первому входу которого подключен тактовый вход первого накопителя, и

0 тактовый вход триггера, который соединен с одним выходом первого делителя-дешифратора, другой выход которого подключен к тактовому входу первого накопителя, а так- же второй и третий элементь И и элемент.

5 И-НЕ, выход которого соединен с первым входом второго элемента И, к второму входу которого подключен выход формирователя импульсов, отличающийся тем, что, с целью повышения достоверности при сосредоточенных помехах и обеспечения контроля пропадания входного сигнала, введены четвертый, пятый и шестой элементы И, второй делитель-дешифратор и второй накопитель, информационный вход которого соединен с прямым выходом дешифратора сигнала, инверсный выход которого подключен к первому входу элемента И-НЕ, и с вторым входом четвертого элемента И, первый и третий входы и выход которого соединены соответственно с выходом формирователя импульсов, который подключен к тактовому входу первого делителя-дешифратора, с первым входом первого элемента И, к второму входу которого подключен выход шестого элемента И, и с установочным входом первого накопителя, выход которого подключен к первому входу шестого элемента И, выход которого является сигнальным выходом приемника и соединен с

установочным входом триггера, и к первому входу пятого элемента И, второй и третий входы и выход которого соединены соответственно с выходом второго накопителя, который подключен к второму входу шестого элемента И, с выходом второго делителя-дешифратора, который подключен к тактовому входу второго накопителя, и с установочным входом первого делителя-дешифратора, при этом выход второго делителя-дешифратора подключен к второму входу элемента И-НЕ, выход которого соединен с первым входом третьего элемента И, второй вход и выход которого

соединены соответственно с вторым вхо дом второго элемента И, выход которого подключен к тактовому входу второго делителя-дешифратора, м с установочным входом второго накопителя.

Изобретение относится к технике электросвязи. Цель изобретения - повышение достоверности при сосредоточенных помехах и обеспечение контроля пропадания входного сигнала. Адаптивный приемник содержит фиксатор 1 переходов, выделитель 2 тактовой частоты, формирователь 3 импульсов, формирователь 4 сигнала, регистр 5 сдвига, дешифратор 6 сигнала, первый делитель-дешифратор 7, первый накопитель 8, триггер 9, первый, второй и третий элементы И 10, 11 и 12, элемент И-НЕ 13, второй делитель-дешифратор 14, четвертый и пятый элемент И 15 и 16, второй накопитель 17, шестой элемент И 18. Принятый относительный биимпульсный сигнал, являющийся композицией трех сигналов (информационного, тактового и октетного), обрабатывается цепочкой последовательно соединенных фиксатора 1 переходов, выделителя 2, формирователя 3, формирователя 4, регистра 5 сдвига и дешифратора 6 сигнала. Переустановка синхронизма возможна лишь при одновременной фиксации потери синхронизма первым накопителем 8 и наличия синхронизма вторым накопителем 17. 1 ил.