Ячейка памяти для регистра сдвига на МДП-транзисторах Советский патент 1992 года по МПК G11C19/28 

ется напряжение, равное нулю, а на первьй тактовый,вход 11 высокое 1 апряжеиие, которое открывает клю- чевоГ транзистор 2, В это же с входа 8 на сток ключевого транзис ора 2 первой ячейки подается вы сокое нагфяжение, которое поступает на затвор передающего транзистора 15 н первый вывод варактора 5 Передающий транзистор 3 при этом открывается и через свой- открытый канал соединяет барактор 5 с вторым тактовым входом 7, Затем напряжение на первом тактовом входе 6 уменьшается до пуля, ктпочевой транЭистор 2 эа- .крываетсяд но высокое напряжение-яа первом выводе.варактора 5 остается л передающий транзистор 3 остается открытым. Затем папряжепие па входе В (сток ключевого транзистора 2) ;/меньшаетс5 до нуля. На второй так- (овый вход 7 подается высокое на- г||ряжение, которое поступает на сток «|ередающего транзис гора 3, на затво iiarpy3O4HGro транзистора 4 и на tsaTBOp ключевого транзистора 2 послдующей ячейки памяти, так как отноW.,

шепие - нагрузочного транзистора чUJ

: Один разряд регистра сдвига составляют две ячейки памяти,

1

Формула изобретения

0

5

Ячейка памяти для регистра сдвига на МДП-транзисторах, содержая ая ,. чевой, передающий, нагрузочный транзисторы и варактор, причем исток

5 ключевого транзистора соединен с затвором передающего транзистора и с первым выводом варактора, исток передающего транзистора соединен со стоком нагрузочного транзистора и с вторым выводом варактора, сток ключевого транзистора является информационным входом, а исток передающего транзистора - информационным выходом ячейки памяти, затвор ключевого транзистора и сток передающего тра.нзисто- ра являются соответственно первым и вторьш тактовыми входами ячейки памяти, о т л и ч а ю п а я с я там, что, с целью ее упрощения, затвор и

0 иаток; нагрузочного транзистора соединены со стоком передающего и за-.. . твором ключевого транзисторов соответственно, . -. .

Изобретение относится к вычнс - лительной технике и может быть использовано в устройствах для сдвига и хранения информации; Целью 1 изобретения является у 7роще1ше ячей- ;Ки памяти эа счет сокращения числа Общих шин с трех до двух. Цель дб- : стирается за счет того, что затвор и исток нагрузочного транзистора 4 соединены со стоком передающего и затвором ключевого транзисторов соОт- ветственно, 1 ил.