Устройство для исправления ошибок Советский патент 1991 года по МПК H03M13/00 

J.7 7Г

3.2

J./7

/F/

ъ

Sf

И

+ 10

а &

4ь

00

Изобретение относится к аппаратуре для приема дискретных сообщений и может быть использовано для исправления ошибок в избыточных кодах. Цель изобретения - расширение области применения путем обработки последовательных кодов. Устройство для исправления ошибок осдержит пороговый блок 1, блок 2 контроля, регистры 3 и 4 и элемент И 5 с соответствующими связями. Устройство может использоваться в системах передачи информации с неравномерными областями распределения двоичных сигналов, оно позволяет исправлять ошибки в кодах с обнаружением ошибок при однозначном приеме элементарных посылок. 1 ил.

14.74.2

4/7

Изобретение относится к вычислительной технике и аппаратуре для приема дискретных сообщений, может быть использовано для исправления ошибок в избыточных кодах.

Цель изобретения - расширение области применения за счет обработки последовательных кодов.

На чертеже представлена схема уст- ройства для исправления ошибок.

Устройство содержит пороговый блок 1, блок 2 контроля, первый регистр, состоящий из триггеров 3.1-З.п, второй регистр, состоящий из триггеров 4.1-4.П, элемент И 5, вход 6 запуска устройства, контрольный выход 7 устройства, информационные вход 8 и выход 9 устройства и тактовый вход 10 устройства.

Пороговый блок 1 имеет три порога приема. Первый выход порогового блока выдает сигнал о пороге решения между областями распределения сигналов, например, по критерию идеального наб- людателя, второй выход выдает единичный сигнал, если второй сигнал находится в области псевдоошибок. Таким образом, в первый регистр записывается принимаемая кодовая комбина- ция, а во второй регистр - неуверенно принятые разряды.

Блок 2 контроля выдает сигнал о наличии искажения в кодовой комбинации и может быть реализован аналогич- но известному. В случае, если принимается кодирование на четность, то блок 2 контроля представляет собой n-входовой сумматор по модулю два. Элемент И 5 служит ключом, на первый вход которого подается импульс после приема очередной кодовой п-разрядной комбинации, при наличии ошибки элемен И 5 срабатывает. Контрольный выход 7 выдает ошибку, если во втором регист- ре более одной 1, Для данного метода принимается условие, что вероятность приема двух и более неувесенных разрядов совместно с возникновением ошибки мала.

Устройство работает следующим образом.

Пусть в системе передачи цифровой информации используется, например, код с проверкой на четность. В результате передачи кодограммы из п разрядов, произошла однократная ошибка, причем согласно области распределения сигналов она перешла в область псевдоошибок. Блок 2 контроля выда- ет сигнал о наличии ошибки, который проходит через элемент И 5 и дает разрешение на инвертирование искаженного разряда в первом регистре. После этого исправленная кодовая комбинация считывается через выход 9 устройства. В случае, если комбинация искажена, о чем свидетельствует блок 2 контроля, а символов, принятых в области псевдоошибок, нет, то исправление не производится и комбинация отбраковывается.

Формула изобретения Устройство для исправления ошибок, содержащее пороговый блок, блок контроля, первый регистр и элемент И, причем информационный вход устройства соединен с входом порогового блока, первый выход которого соединен с последовательным входом первого регистра, выходы разрядов которого соединены с соответствующими входами группы блока контроля, вход запуска устройства и выход блока контроля соединены соответственно с первым и вторым входами элемента И, последовательный выход первого регистра является информационным выходом устройства, о т- личающееся тем, что, с целью расширения области применения за счет обработки последовательных кодов оно содержит второй регистр, причем второй выход порогового блока соединен с последовательным входом второго регистра, выходы разрядов которого соединены со счетными входами соответствующих триггеров первого регистра, вход разрешения инвертирования которого соединен с выходом элемента И, сигнальный выход второго регистра

является контрольным выходом устройства, тактовый вход которого соединен с входами разрешения сдвига первого и второго регистров.