Дробно-кратный преобразователь частоты Советский патент 1991 года по МПК H03L7/18 

05

со 1

Изобретение относится к радио- ч технике и может использоваться в устройствах преобразования частоты.Целью изобретения являемся уменьшение дискретных составляющих в спектре выходного сигнала при расширении диапазона входных частот. Преобразователь частоты содержит опорный генератор 1, фазовый детектор 2, фильтр нижних частот 3, подстраиваемый генератор 4, управляемый делитель частоты 5, накапливающий сумматор 6, датчик 7 кода частоты с выходами целой 8 и дробной 9 частей, цифроаналоговый преобразователь 10, элемент задержки 11, первый и второй ключи 12 и 13, сумматор 14 сигналов, фильтр 15. Положительный эффект достигается за счет суммирования в сумматоре 14 меандровых сигналов с выходов элементов задержки 11 и управляемого делителя частоты 5 с весовыми коэффициентами, определяемыми преобразователем 10. 2 ил. i V)

Фиг1

кдр

К цел

Изобретение относится к радиотехнике и может быть использовано для преобразования частоты, в синтезаторах частоты, при построении гетеродинов.

Целью изобретения является уменьшение дискретных составляющих в спекре выходного сигнала при расширении диапазона входных частот.

На фиг.1 представлена структурная электрическая схема дробно-кратного преобразователя частоты.

На фиг.2 (а-л) - зависимости напряжения от времени в различных точках дробно-кратного преобразователя частот для случая

К 8

кцед+кзр КЦеД

К

ЗР 8

Дробно-кратный преобразователь . частоты содержит опорный генератор 1 „ являющийся источником сигнала, фазовый детектор 2, фильтр нижних частот 3, подстраиваемый генератор 4, выход которого является выходом преобразователя, управляемый делитель частоты 5, накапливающей сумматор 6, датчик 1 кода частоты, выходы целой 8 и дробной 9 части числа, преобразователь 10 цифра-аналог, элемент задержки 11, представленный в виде D-триггера, первый и второй ключи 12 и 13, сумматор 14 сигналов, фильтр 15.

Преобразователь работает следующим образом.

В отсутствии сигнала на ьыходе переноса накапливающего сумматора 6 в управляемом делителе частоты 5 производится деление частоты выходного сигнала в число раз, равное Кце. Сигналы переноса от накапливающего сумматора 6 (фиг.2eL поступающие на управляющий вход управляемого делителя 5, увеличивают коэффициенты деления на единицу, после чего вновь устанавливается прежний коэффициент деления. Выходной сигнал управляемого делителя 5 показан на фиг, 26. Выходной сигнал элемента задержки 11 показан на фиг.2в.

В накапливающем сумматоре 6 с частотой сигнала, поступающего на его тактовый вход, производится суммирование своего содержимого с числом

К п..,, поступающим на вход 9. Значения в

его суммы и переноса покачаны соответственно на фиг,2д п 2е.

Преобразователь 10,преобразует значение суммы натапливающего сумматора б в аналоговую форму. Напряжения на дополняющем к прямом выходах преобразователя 10 показаны на фиг.2г и 2д соответственно.

Частота выходного сигнала управляемого делителя частоты 5 совпадает с частотой входного сигнала дробно-кратного преобразователя (фиг.2п), однако ввиду дробности коэффициента

5 деления и дискретности цифровых устройств выходные импульсы управляемого делителя частоты 5 следуют неравномерно. Их непосредственное сравнение в фазовом детекторе 2 приводит

0 к появлении низкочастотной паразитной составляющей, которая не устраняется фильтром 3 и приводит к появлению дискретные компонент в спектре выходного сигнала. Неравномерность

5 следования выходных импульсов управляемого делителя частоты 5 устраняется цепью коррекции, включающей преобразователь 10, первый и второй ключи 12 и 13, элемент задержки 11,

Q сумматор сигналов 14 и фильтр 15. При этом используется тот фактр что содержимое накапливающего сумматора 6 представляет собой текущую ошибку временного положения импульсов.

Работа цепи коррекции основана на весовом суммировании в сумматоре сигналов 14 колебаний одной частоты, имеющих (малый) фиксированный сдвиг фаз :

,. .., Icot т « (oa-bli) i(oot+W-fl (1 ) е W е е

icoi НозЈ-г|)

где е и е - сдвинутые по фазе колебания, w и (1-W) - весовые

множители (O.).

Фаза суммарного колебания пропорциональна весовому множителю и меняется в пределах 0 - fi. максимальная ошибка аппроксимации

,008 рад « 0,01 ft (1%).

В данном устройстве складываются сдвинутые to фазе меандровые сигналы. Суммарное гармоническое колебание выделяется фильтром 15, срезающим более

высокие гармоники.

Сдвинутые по фазе меандровые сигналы формируются управляемым делителем частоты 5 и элементом задержки 11, весовые множители формируются

5 16

на выходах преобразователя 10. На выходах первого и второго ключей 12 и

13имеем сдвинутые по фазе меандро- вые сигналы с соответствующими весовыми множителями (фиг.2ж и 2з), которые складываются сумматором сигналов

14(фиг.2и). В результате на второй вход фазового детектора 2 поступает сигнал (фиг.2к), соответствующий формуле преобразования:

Ј„ K.f , К К

цел

+ к

9Р

3 фазовом детекторе 2 сравниваются фазы опорного генератора 1 и поделенного и откорректированного с выхода фильтра 15. Сигнал текущего рассогласования по фазе происходит через фильтр 3, производящий необходимую фильтрацию высокочастотных составляющих и определяющих необходимые динамические свойства кольца ФАПЧ. Отфильтрованное напряжение управляет подстраиваемым генератором 4, приводя частоту выходного сигнала в соответствие с частотой входного сигнала и заданным коэффициентом деления.

Формула изобретения

Дробно-кратный преобразователь частоты, содержащий соединенные последовательно опорный генератор, ляющийся источником входного сигнала фазовый детектор, фильтр нижних частот, подстраиваемый генератор, выход которого является выходом дробно- кратного преобразователя частоты, и

,7216

управляемый делитель частоты, а также накаппивающий сумматор, выход переноса которого соединен с управляющим входом управляемого делителя частоты, датчик кода частоты, выходы целой и дробной частоты числа которого соединены соответственно с установочными входами управляемого дели- 0 теля частоты и накапливающего сумматора, и преобразователь цифра-аналог, входы которого подключены к выходам накапливающего сумматора, о т л и- чающийся тем, что, с целью

5 уменьшения дискретных составляющих в выходном сигнале при расширении диапазона входных частот, в него введены элемент задержки, информационный вход которого соединен с выходом

0 управляемого делителя частоты, а тактовый вход элемента задержки - с выходом подстраиваемого генератора, первый и второй ключи, управляющие входы которых соединены соответствен5 но с выходом управляемого делителя частоты и элемента задержки, а также последовательно соединены сумматор сигналов и фильтр, выход которого подключен к второму входу фазового

0 детектора, причем преобразователь цифра-аналог выполнен с прямым и инверсными выходами, которые соединены соответственно с входами второго и первого ключей выходы которых под ключены соответственно с выходом сумматора, а тактовый вход накапливающего сумматора подключен к выходу элемента задержки.

а б 1

и ч

к - «

Фаг. 2