Импульсный регулятор тока для активно-индуктивной нагрузки Советский патент 1991 года по МПК G05F1/56 

г

сл

Изобретение относится к вторич У ным источникам питания и может найти применение в автоматике,электроприводе и радиоэлектронике. Цель изобретения - повышение устойчивости работы. Цель достигается введением в схему дополнительного порогового элемента 10, выпрямительного элемента 6 и соответствующего выполнения логического блока. При этом элемент 10 позволяет фиксировать знак разности тока в RL-нагрузке и управляющего сигнала, что в сумме с предложенным выполнением логического блока и позволяет повысить ус гойчивость работы. 1 ил.

Изобретение относится к электротехнике, а именно к преобразовательной технике, и может быть использовано при построении импульсных стабилизаторов и регуляторов тока в активно-индуктивной нагрузке, а также более сложных стабилизаторов и регуляторов, в которых управление выходной координатой осуществляется с помощью промежуточной координаты - тока через линейный дроссель. Такие стабилизаторы и регуляторы находят широкое применение в автоматике, в электроприводе, в радиоэлектронике и других областях техники.

Цель изобретения - повышение устойчивости работы.

На чертеже представлена функциональная схема импульсного регулятора тока для активно-индуктивной нагрузки.

Регулятор имеет силовой коммутатор 1, выход которого подключен к RL-нагрузке 2 с источником проти- воЭДС. В частном случае источник про- тивоЭДС может отсутствовать. Силовой коммутатор может быть выполнен по любой схеме, например в виде последовательного ключа и шунтирующего диода (см.фиг.1) или в виде моста. В цепь нагрузки включен датчик тока 3, выполненный, например,в виде измерительного резистора. Устройство управления регулятора содержит сравнивающий усилитель 4, интегратор 5, выпрямительный элемент 6, вычислительный блок 7, сумматор 8, три пороговых элемента 9-11, два элемента И 12 и 13 и RS-триггер 14. На входы сравнивающего усилителя 4 подключены выход датчика тока 3 и управляющий (опорный) сигнал Ј,. Выход срав&

Я Ј

00

кивающего усилителя подключен к входам интегратора 5, вычислительного блока 7 (через выпрямительный элемент 6) и порогового элемента 10. Выход интегратора подключен к входу порогового элемента 9 и одному из входов сумматора 8, к другому входу которого-подключен выход вычислительного блока. На входы вычислительного блока подаются также„напряжение и„ (в случае двухполярной модуляции) и противоЭДС. Выход сумматора подключен на вход порогового элемента 1I. К S-входу триггера 14 подключен вы- ход элемента И 12, к входам которого подключены выходы пороговых элементов 9 и 10, и инверсный выход триггера. К R-входу триггера подключен выход элемента И 13, к входам которого подключены выход порогового элемента 11 и прямой выход триггера. Выходы триггера подключены к управляющим входам ключей силового коммутатора 1. Если коммутатор вы- полней в виде моста, то используются оба выхода триггера. Если ключ один (см.фиг.1), то используется только прямой выход триггера. Все элементы схемы являются типовыми. Сравнивающий усилитель, интегратор, сумматор могут быть выполнены на операционных усилителях. Выпрямительный элемент 6 может быть выполнен на диоде или на операционном усилителе. Вычислительный блок 7 состоит из умножителя 15, сумматоров 16,17,масштабирующего блока 18 и делителя 19.

Регулятор работает следующим образом.

В течение первого интервала такта управления, когда триггер 14 находится в состоянии 1, ключи мостового коммутатора находятся в состоянии, соответствующем 1Ц + Un, где U, - напряжение на выходе регулятора; Un - напряжение питания.Ток в нагрузке нарастает. Сигнал Q (t ) на выходе интегратора 5 при ., также нарастает от нулевого значения где iI - текущий ток нагрузки; i, - управляющий сигнал. Из-за наличия выпрямительного элемента 6 при i,:i, т.е. при , сигнал Дт. на вход вычислительного блока не поступает, -На выходе этого блока действуе сигнал

) -ЬкАШтЦ

Q|,(t 2tU.(t«-)+l(t)

где Lw - индуктивность нагрузки;

Т,- длительность такта управления;

1 - напряжение противоЭДС,который всегда положителен. Поэтому суммарный сигнал на выходе усилителя 3 Q также положителен,пороговый элемент 11 находится в состоянии О. При iц i сигналы Q(t), Q(t) и Qg-U) начинают уменьшаться. При Q«(t) 0, пороговый элемент 11 переключается в состояние 1, единичный сигнал через элемент И 13 поступает на Н-вход триггера 14, переводит триггер в нулевое состояние. Ключи мостового коммутатора переключаются в состояние, соответствующее U л а на вы ходе элемента И 13 устанавливается О. Ток (, начинает падать. При i-k«ii пороговый элемент 0 находится в состоянии 1, а сигнал Q на выходе интегратора 5 начинает расти. При Q(t) 0 пороговый элемент 9 переключается в состояние 1, через элемент И 12 на S-вход триггера поступает сигнал I, триггер переключается в единичное состояние. Такт преобразования заканчивается. Поскольку интеграл от разности тока ii

и управляющего сигнала i за этот

такт равен нулю, то средние значения

тока

Ч

и сигнала i,

за этот такт

равны между собой. При этом, если U. (t), l« t) и ij,(t) в течение второго интервала такта преобразования остаются постоянные, ток i, в конце такта отличается от сигнала if на величину, близкую к заданному значению Д1ц(Т;). Процесс управления бу- дет устойчивым. В предлагаемой схеме с максимальным быстродействием отрабатывают все изменения управляющего сигнала i, при этом процесс управления остается устойчивым, а на устойчивость не влияют изменения напряжения питания 1К и противоЭДС.

Например, если сигнал it резко возрастает в момент времени t следующий за моментом переключения силового коммутатора в состояние,соответствующее U -lJh (триггер 14 в нулевом состоянии), и если сигнал Q(t) при этом остается положительным в течение интервала времени,соответствующего ,, то после того как сигнал : превысит значение тока i, срабатывает пороговый элемент

10, на выходе элемента И 12сформи- руется единичный сигнал, триггер 14 переключится в единичное состояние. На выходе силового коммутатора устанавливается напряжение Uj +ий,ток iI начинает возрастать. В системе сохраняется режим устойчивых автоколебаний, в процессе которых в каждом такте реализуется цель управления. Таким образом, импульсный регулятор тока для активноиндуктивной нагрузки позволяет получить высокую точность регулирования тока при высоком быстродействии и хорошей устойчивости процессов. Использование регулятора особенно эффективно в условиях сильных помех со стороны источника питания и нагрузки и при быстрых изменениях управляющего сигнала.

Формула изобретения

Импульсный регулятор тока для активно-индуктивной нагрузки, содержащий силовой коммутатор, датчик тока нагрузки, сравнивающий усилитель, инвертирующий вход которого подключен к выходу датчика тока, а неинвертирующий вход - к выводу для подключения источника управляющего сигнала, интегратор, к входу которого подключен выход сравнивающего усилителя, вычислительный блок,формирующий значение интеграла от разности тока нагрузки и управляющего сигнала за промежуток времени от текущего момента времени до конца так0

5

5

0

5

та преобразования при условии, что в текущий момент времени производится переключение силовых ключей коммутатора, а в конце такта преобразования разность тока нагрузки и управляющего сигнала принимает заданное значение, суммирующий усилитель, к входам которого подключены выходы интегратора и вычислительного блока,два пороговых элемента, к входу первого из которых подключен выход интегратора, а к входу второго - выход суммирующего усилителя, и логический блок, к входам которого подключены выходы пороговых элементов, а выход подключен к управляющим входам ключей силового коммутатора, о т л и - ч а ю щ и и с я тем, что, с целью повышения устойчивости работы, в него введен третий пороговый элемент, вход которого подключен к выходу сравнивающего усилителя, который через введенный выпрямительный элемент соединен с входом вычислительного блока, а логический блок выполнен на RS- триггере и двух элементах И, причем S-вход триггера подключен к выходу первого элемента И, к входам которого подключены выходы первого и третьего пороговых элементов и инверсный выход RS-триггера, а R-вход триггера подключен к выходу второго элемента И, входы которого подключены к выходу второго порогового элемента и прямому выходу триггера, при этом выходы триггера являются выходами логического блока.