Многоканальное устройство для управления обслуживанием заявок в порядке поступления Советский патент 1991 года по МПК G06F9/46 

1

(21)4694083/24

(22)22.05.89

(46) 23.04.91. Бюп. Р 15 (72) В.П.Невский

(53)681.325(088.8)

(56)Авторское свидетельство СССР 1 817715, кл. G 06 F 9/46, 1979.

Авторское свидетельство СССР f 1456956, кл. G 06 F 9/46, 1989.

(54)МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ОБСЛУЖИВАНИЕМ ЗАЯВОК В ПОРЯДКЕ ПОСТУПЛЕНИЯ

(57)Изобретение относится к вычислительной технике и может быть использовано для управления очередно - V

стью обслуживания абонентов в порядке поступления их запросов. Цель изобретения - упрощение устройства. В устройство введены группы элементов И-НЕ 2, НЕ 3, блок 11 элементов ИЛИ,два регистра 7,10,сдвига,преобра- зователь унитарного кода в двоичный,де- 1иифратор 12,элемент НЕ 13,второй элемент ИЛИ 14, две группы элементов 5, 9 задержки. Процессы записи в очереди и поочередное обслуживание осуществляются независимо друг от друга. Время выбора очередного запроса на обслуживание не зависит от числа каналов. 1 ил.

16

€Ј Јь

Јь

Изобретение относится к вычислительной технике и может быть использовано для управления очередностью обслуживания абонентов в порядке поступления их запросов.

Цель изобретения - упрощение устройства.

На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит группу триггеров 1, группу элементов И-НЕ 2, группу элементов НЕ 3, преобразователь 4 унитарного кода в двоичный, группу элементов 5 задержки, элемент ИЛИ 6, регистр 7 сдвига, ячейки 8 памяти, группу элементов 9 задержки, регистр 10 сдвига, блок 11 эле10

ментов ИЛИ, дешифратор 12, элемент НЕ 13, элемент ИЛИ 14, входы-выходы 15-18.

Устройство работает следующим образом.

Перед началом обслуживания запросов триггеры 1 группы, регистры 7, 10 сдвига обнуляются (цепи начальных установок не показаны). При поступлении запросов (сигналов единичного уровня) по входам 15 устройства соответствующие триггеры 1 группы устанавливаются в единичное со- . стояние. Сигнал единичного уровня с выхода триггера 1 поступает на вход соответствующего элемента И-НЕ 2 группы. На выходе элемента И-НЕ 2 формируется сигнал нулевого уровня, который поступает на вход соответствующего элемента НЕ 3 группы и на одноименные входы остальных элементов И-НЕ 2 группы. Сигнал нулевого уровня с выхода одного из элементов И-НЕ 2 группы, поступая на входы остальных элементов И-НЕ 2 группы, запрещает прохождение через них запроса. Таким образом, даже при одновременном поступлении нескольких запросов один из них случайным образом (из-за естественного разброса параметров элементов) опережает дру- гие, запрещает их прохождение через элементы И-НЕ 2 группы и становится первым в очереди. Пусть это запрос К-го канала. На выходах элементов НЕ 3 группы формируется распределенный унитарный код. Единичный сигнал одного из разрядов соответствует каналу, первому в очереди ,(в данном случае К-му). Унитарный распределительный код (выходы элемен16441414

тов НК 3 группы) поступает на входы преобразователя 4 и на входы элемента ИЛИ 6. Преобразователь 4 осуществляет преобразование унитарного распределенного кода в позиционный двоичный код номера канала, первого в очереди. Сигнал единичного уровня с выхода элемента ИЛИ 6 поступает на управляющий вход регистра 7 сдвига и устанавливает его первый разряд в единичное состояние. Сигнал единичного уровня с первого выхода регистра 7 сдвига поступает на вход управ15 ления записью первой ячейки 8 памяти группы- разрешает запись информации. Код номера канала с выхода преобразователя 4 поступает на входы элементов 5 задержки группы, с их выходов 20 на информационные входы ячеек 8 памяти. Задержка осуществляется с целью однозначной записи номера очередного канала только в одну ячейку памяти; сигнал управления записью дол25 жен поступить ранее информации, подлежащей записи. Таким образом, код номера канала (К-го), первого в очереди на обслуживание, будет записан в первую ячейку 8 памяти.

3Q Сигнал единичного уровня с выхода элемента НЕ 3 группы поступает через К-й элемент 9 задержки группы на нулевой вход К-го триггера 1 группы и переводит его в нулевое состояние.

.,- .Задержка на элементе 9 выбирается достаточной для устойчивой реализации процедур записи номера канала в ячейку памяти. Обнуление К-го триггера сопровождается появлением сигнала единичного уровня на выходе К-го элемента И-НЕ 2 группы, что равнозначно снятию запрета на прохождение других запросов через элементы И-НЕ 2 группы. На выходах элементов

45 НЕ 3 группы присутствует распределенный код из одних нулей.

40

50

55

Очередной запрос (процедуры описаны выше) блокирует возможность прохождения других и вызывает формирование очередного унитарного распределенного кода на выходах элементов НЕ 3 группы. Очередной сигнал единичного уровня с выхода элемента ИЛИ 6 поступает на управляющий вход регистра 7 сдвига - единичное значение принимает второй разряд регистра. Запись номера канала, по которому поступил очередной запрос,про

Очередной запрос (процедуры описаны выше) блокирует возможность прохождения других и вызывает формирование очередного унитарного распределенного кода на выходах элементов НЕ 3 группы. Очередной сигнал единичного уровня с выхода элемента ИЛИ 6 поступает на управляющий вход регистра 7 сдвига - единичное значение принимает второй разряд регистра. Запись номера канала, по которому поступил очередной запрос,про5

изводится во вторую ячейку 8 памяти, и т.д.

Одновременно с записью номера канала в последнюю ячейку памяти сигнал единичного уровня последнего выхода регистра 7 сдвига поступает на вход элемента НЕ 13. Сигнал нулевого уровня с выхода элемента НЕ 13, поступая на соответствующие входы всех элементов И-НК 2 группы, блокирует возможность выбора очередного запроса. Это исключает наложение информации о номерах каналов в ячейках памяти в том случае, когда поступление запросов опережает их обслуживание процессором.

Если поступил хотя бы один запрос, то состояние регистра 7 сдвига отлично от нуля. Поэтому на выходе элемента ИЛИ 14 присутствует сигнал единичного уровня. Процессор уведомляется по выходу 18 устройства. Если процессор- завершил обслуживание предыдущего запроса, то по входу 16 устройства поступает сигнал. Этот сигнал поступает на вход регистра 10 сдвига. Единичное значение принимает очередной разряд регистра 10 сдвига. Сигнал единичного уровня с выхода регистра 10 сдвига поступает на вход управления считыванием соответствующей ячейки 8 памяти группы. Код номера канала, чей запрос является очередным, с выхода ячейки 8 памяти группы через блок 11 элементов ИЛИ поступает на вход дешифратора 12. Дешифратор преобразует двоичный позиционный код номера канала в унитарный распределенный код, единичное значение в котором имеет разряд (выход), соответствующий каналу, запрос которого является очередным для обслуживания. Сигнал единичного уровня соответствующего выхода 17 устройства поступает в процессор и служит основанием для организации обслуживания очередного запроса.

Одновременно со считыванием кода номера канала из последней ячейки 8 памяти группы сигнал единичного уровня с последнего выхода регистра 10 сдвига поступает на вход обнуления регистра 7 сдвига. По его переднему фронту осуществляется обнуление регистра 7 сдвига. При обнулении регистра 7 сдвига снимается сигнал единичного уровня с входа элемента НЕ 13. Сигнал единичного уровня с выхода

-1416

элемента НЕ 13 поступает на соответствующие входы всех элементов И-НЕ 2 группы. Тем самым снимается блокировка возможности выбора очередного запроса. Начинается формирование новой очереди запросов в порядке поступления. Аналогично рассмотренному выше организуется и поочередное обслуJQ живание запросов.

Процессы записи в очередь и поочередное обслуживание осуществляются независимо друг от друга. Время вы. бора очередного запроса на обслужи15 вацие не зависит от числа каналов.

Формула изобретения

Многоканальное устройство для уп20 равления обслуживанием заявок в порядке поступления, содержащее группу триггеров, группу ячеек памяти, первый элемент ИЛИ, причем запросные входы устройства подключены-к единич25 ным входам триггеров группы соответственно, отличающееся тем, что, с целью упрощения устройства, оно содержит группу элементов И-НЕ, группу элементов НЕ, преобра30 зователь унитарного кода в двоичный, первую и вторую группы элементов задержки, первый и второй регистры сдвига, блок элементов ИЛИ, дешифратор, элемент НЕ, второй элемент ИЛИ, причем выходы триггеров группы соединены с первыми входами одноименных элементов И-НЕ группы, выход каждого из который соединен с входом одноименного элемента НЕ группы и с

40 соответствующими входами остальных элементов И-НЕ группы, выходы элементов НЕ группы соединены с входами первого элемента ШШ, входами соответствующих элементов задержки

45 первой группы и входами преобразователя унитарного кода в двоичный,выходы которого соединены с входами элементов задержки второй группы, выходы которых соединены с информа50 ционными входами ячеек памяти группы, выходы которых подключены к входам блока элементов ИЛИ, выходы которого подключены к входам дешифратора, вы- ход первого элемента ИЛИ соединен

55 c входом управления сдвигом первого регистра сдвига, выходы которого соединены с входами второго элемента ИЛИ и входами управления записью соответствующих ячеек памяти группы,

35

716441418

входы управления считыванием которыхгеров группы, вход элемента НЕ соедисоединены с соответствующими выходаминен с последним разрядным выходом

второго регистра сдвига, последнийпервого регистра сдвига, выход элеразрядный выход которого подключенмента НЕ соединен с соответствующими

к входу обнуления первого регистравходами элементов И-НЕ группы, выхосдвига, вход управления второго ре-ды дешифратора являются информационгистра сдвига соединен с сигнальнымными выходами устройства, выход втовходом устройства, выходы элементоврого элемента ИЛИ является сигнальзадержки первой группы соединены с JQным выходом устройства, нулевыми входами соответствующих трип.