Преобразователь кодов Советский патент 1991 года по МПК H03M9/00 

3D 0 1

Изобретение относится к вычислительной технике и может найти применение в системах передачи информации по цифровым каналам.

Целью изобретения является расширение функциональных возможностей преобразователя.

На чертеже представлена функциональная блок-схема преобразователя. JQ

Преобразователь кодов содержит первый триггер I, первый и второй элементы И 2 и 3, генератор 4 тактовых импульсов, первый регистр 5 сдвига, элемент НЕ 6, второй регистр 7 сдвига, счетчик 8 импульсов, блок 9 сравнения, второй триггер 10, третий п четвертый элементы И 11 и 12, элемент ИЛИ 13 и регистр 14 управления.

На чертеже позициями 15 - 17 обо- 2Q значены соответственно информационный вход и первый и второй входы управления преобразователя, позицией 18 - выход преобразователя.

Регистры 5 и 7 являются К-разряд- 25

ными, К , где п - максимальная разрядность входной кодовой комбинации (п - четное число) .

Счетчик 8 импульсов и регистр 14 являются N-разрядными,

lo82n NЈpop n + 1 . Преобразователь работает следующим образом.

В регистр 14 управления заносится

код константы , характеризующий длину преобразуемой кодовой комбинации, где m - фактическая длина преm - ,40

30

35

образуемой кодовой комбинации четное число, причем mgn.

При преобразовании последовательного кода в параллельный преобразователь оаботарт следуюпим образом.

На вход 16 начала сообщения поступи- 45 Разрядов параллельного т-разрядного

нечетных кодовых импульсов в регист ре 5 сдвига.

Элемент И 3 открывается инверсны ми импульсами с элемента НЕ 6 и про пускает четные разряды (2.4...) код вых комбинаций на вход регистра 7 сдвига. Происходит накопление и сдв четных кодовых импульсов в регистр 7 сдвига. Накопление и сдвиг кодовы импульсов в регистрах 5 и 7 сдвига происходит до тех пор, пока блок 9 сравнения не определит, что состояние счетчика 8, считающего количест принятых нечетных импульсов, сравня лось с константой С, записанной в р гистр 14 управления. Сигнал с выход блока 9 сравнения поступает на вход триггера 1. устанавливая его в тако состояние, при котором закрываются элементы И 2 и 3 и останавливается нератор 4 тактовых импульсов. Налич сигнала на выходе блока 9 сравнения свидетельствует об окончании преобр зования последовательного и-разрядн кода в параллельный m-разрядный код который сформирован так, что в т/2 разрядах регистра 5 сдвига сформиро ны нечетные разряды, а в т/2 разряд регистра 7 сдвига - четные разряды.

При обратном преобразовании в га/ разряды регистра 5 сдвига заносятся нечетные разряды параллельного т-ра рядного кода, в п/2 разряды регистр сдвига - четные разряды параллельно m-разрядного кода. Сигнал, поступаю щий на вход 17 начала сообщения, ус танавливает триггер 10 в такое полож ние, которое запускает генератор 4 тактовых импульсов и открывает элем ты 11 и 12. Одновременно на входы эл ментов 11 и 12 с выходов регистров и 7 сдвига соответственно поступают последовательности четных и нечетны

ет сигнал, устанавливающий триггер 1 в такое положение, которое запускает генератор 4 тактовых импульсов, вырабатывающий импульсы типа меандр, и открывает элементы И 2 и 3. Одновре- 50 менно с шины 15 поступает последовательность кодовой комбинации, частота поступления которой в два раза выше, чем частота генератора 4 тактовых импульсов . Элемент И 2 открывается пря- 55 мыми импульсами с генератора 4 тактовых импульсов и пропускает нечетные разряды (1,3,...) на вход регистра 5 сдвига. Происходит накопление и сдвиг

кода.

Нечетные разряды синхронизированы прямыми импульсами с генератора 4 тактовых импульсов, а четные - инверсными с .элемента НЕ 6. Элемент И 11 открывается прямыми импульсами с генератора 4 тактовых импульсов, а элемент И 12 - инверсными с элемента НЕ 6.

Таким образом, с выходов элемент И 11 и 12 на входы элемента ИЛИ 13 поочередено поступают четные и нечетные импульсы, а на выход 18 посту пает последовательный га-разрядный

j

Q

0

0

5

нечетных кодовых импульсов в регистре 5 сдвига.

Элемент И 3 открывается инверсными импульсами с элемента НЕ 6 и пропускает четные разряды (2.4...) кодовых комбинаций на вход регистра 7 сдвига. Происходит накопление и сдвиг четных кодовых импульсов в регистре 7 сдвига. Накопление и сдвиг кодовых импульсов в регистрах 5 и 7 сдвига происходит до тех пор, пока блок 9 сравнения не определит, что состояние счетчика 8, считающего количество принятых нечетных импульсов, сравнялось с константой С, записанной в регистр 14 управления. Сигнал с выхода блока 9 сравнения поступает на вход триггера 1. устанавливая его в такое состояние, при котором закрываются элементы И 2 и 3 и останавливается генератор 4 тактовых импульсов. Наличие сигнала на выходе блока 9 сравнения свидетельствует об окончании преобразования последовательного и-разрядного кода в параллельный m-разрядный код, который сформирован так, что в т/2 разрядах регистра 5 сдвига сформированы нечетные разряды, а в т/2 разрядах регистра 7 сдвига - четные разряды.

При обратном преобразовании в га/2 разряды регистра 5 сдвига заносятся нечетные разряды параллельного т-раз- рядного кода, в п/2 разряды регистра 7 сдвига - четные разряды параллельного m-разрядного кода. Сигнал, поступающий на вход 17 начала сообщения, устанавливает триггер 10 в такое положение, которое запускает генератор 4 тактовых импульсов и открывает элементы 11 и 12. Одновременно на входы элементов 11 и 12 с выходов регистров 5 и 7 сдвига соответственно поступают последовательности четных и нечетных

Разрядов параллельного т-разрядного

кода.

Нечетные разряды синхронизированы прямыми импульсами с генератора 4 тактовых импульсов, а четные - инверсными с .элемента НЕ 6. Элемент И 11 открывается прямыми импульсами с генератора 4 тактовых импульсов, а элемент И 12 - инверсными с элемента НЕ 6.

Таким образом, с выходов элементо И 11 и 12 на входы элемента ИЛИ 13 поочередено поступают четные и нечетные импульсы, а на выход 18 поступает последовательный га-разрядный

5 н

код, сформированный из параллельного. Формирование последовательной кодовой комбинации продолжается до тех пор, пока блок 9 сравнения не определит, что состояние счетчика 8, считающего количество переданных нечетных импульсов, сравнялось с константой С, записанной в регистр 14 управления. Сигнал с выхода блока 9 сравнения поступает на вход триггера 10, устанавливая его в такое состояние, при котором закрываются элементы 11 и 12 и останавливается генератор 4 тактовых импульсов. Наличие сигнала на выходе блока 9 сравнения свидетельствует об окончании преобразования параллельного n-разрядного кода в последовательный.

Формула изобр етения

Преобразователь кодов, содержащий первый триггер, выход которого соединен с первыми входами первого и второго элементов И и с первым входом генератора тактовых импульсов, выход которого соединен непосредственно с вторым входом первого элемента И и с входом управления первого регистра сдвига и через элемент НЕ с вторым входом второго элемента И и с входом управления второго регистра сдвига, выходы первого и второго элементов И соединены с информационными входами соответственно первого и второго регистров сдвига, третьи входы первого

0

6766

и второго элементов И объединены и являются информационным входом преобразователя, первый вход первого триггера является первым входом управления преобразователя, отличающий- с я тем, что, с целью расширения функциональных возможностей преобразователя путем обеспечения прямого и обратного преобразований кодов, в преобразователь введены счетчик импульсов, блок сравнения, второй триггер, третий и четвертый элементы И, элемент ИЛИ и регистр управления, выходы которого соединены с первыми входами блока сравнения, выход которого соединен с вторым входом первого триггера, с первым входом второго триггера и с входом установки счетчика импульсов, выходы которого соединены с вторыми входами блока сравнен ния, выход второго триггера соединен с вторым входом генератора тактовых импульсов и с первыми входами третье5 го и четвертого элементов И, выходы которых соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого является выходом преобразователя, выходы первого и второго регистров сдвига соединены с вторыми входами соответственно третьего и четвертого элементов И, третьи входы которых объединены с входами управления соответственно первого и второго регистров сдвига, второй вход второго триггера является вторым входом управления преобразователя.

5

0

0

5

Изобретение откосится к вычислительной технике, может найти примене15 ние в системах передачи информации по цифровым каналам и позволяет преобразовывать не только последовательный код в параллельный, но и параллельный в последовательный. Преобразователь кеда содержит триггеры 1 и 10, элементы 2,3,1.1, элемент И 12, генератор 4 тактовых импульсов, регистры 5 и 7 сдвига, элемент НЕ 6, счетчик 8 импульсов, блок 9 сравнения, элемент ИЛИ 13 и регистр 14 управления. 1 ил.